<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA的Kalman濾波器的設(shè)計(jì)

          基于FPGA的Kalman濾波器的設(shè)計(jì)

          作者: 時(shí)間:2010-04-12 來源:網(wǎng)絡(luò) 收藏

          R為測(cè)量數(shù)據(jù)的方差;Q為系統(tǒng)過程噪聲的方差,取值為,根據(jù)經(jīng)驗(yàn)可設(shè)置為測(cè)量數(shù)據(jù)方差的1/10;P的初值可選為單位陣,I為單位陣,X的處置可選為(0,0)T。算法示意圖,如圖1所示。

          本文引用地址:http://www.ex-cimer.com/article/191740.htm

          將算法矩陣展開并寫成乘加形式,令


          這些公式包含了一些加、減、乘、除的數(shù)學(xué)運(yùn)算,用實(shí)現(xiàn)卡爾曼濾波就是用實(shí)現(xiàn)這些運(yùn)算。

          2 硬件設(shè)計(jì)
          2.1 A/D選擇
          ADSl251是TI公司生產(chǎn)的一種高精度、寬動(dòng)態(tài)范圍的24位△~∑乏結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器。采樣保持器的輸入形式采用差分模擬輸入方式,設(shè)計(jì)了一個(gè)簡(jiǎn)單的電平轉(zhuǎn)換電路使得端和端之間的電壓波動(dòng)范圍為士2.5 V。ADSl251的時(shí)鐘頻率由8 MHz的外部晶振提供,系統(tǒng)時(shí)鐘由給出。ADSl251的內(nèi)部結(jié)構(gòu)圖,如圖2所示。



          關(guān)鍵詞: Kalman FPGA 濾波器

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();