采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

解決這一系統(tǒng)挑戰(zhàn)的一種方法是采用名為 V-by-One的串行新協(xié)議標(biāo)準(zhǔn)，將電路板間的通信從 36對 LVDS
I/O降到4對I/O。這4對V-by-One有足夠的帶寬來支持全 HD分辨率(例如， 780p/1080p到4K2K)。在 I/O標(biāo)準(zhǔn)
上看起來很簡單的變化有助于解決這一系統(tǒng)挑戰(zhàn)，體現(xiàn)在以下方面：

■
生產(chǎn)商通常在單位密度成本的基礎(chǔ)上來衡量 FPGA。每一密度的 FPGA都有一定數(shù)量的 I/O。由于顯著減
少了 I/O數(shù)量 (從 36個到 4個)，降低了密度，因此，可以使用 I/O數(shù)量更少、更便宜的 FPGA(降低
了 BOM成本)。
■
采用柔性電纜和連接器來實現(xiàn)調(diào)諧器和顯示屏電路板之間的物理連接。通過減少 I/O數(shù)量，生產(chǎn)商可以
使用更細、更便宜的柔性電纜和相關(guān)的連接器(降低了 BOM成本)。
■
由于只有 4條PCB走線，而不是 36 條，因此，減小了 PCB面積，降低了復(fù)雜度，從而減小了成本(降低了
電路板成本)。
■
Cyclone IV GX FPGA只使用兩路電源，與其他基于收發(fā)器的 FPGA相比，減少了穩(wěn)壓器的數(shù)量 (降低了
BOM成本 )。
■
如果 FPGA的功耗較小，那么，設(shè)計可以使用低電壓 (即，降低了成本 )穩(wěn)壓器。而且，不必對 Cyclone
IV FPGA進行有源制冷，因此，不需要購買風(fēng)扇和熱沉 (降低了 BOM和電路板成本)。
基于 Cyclone IV GX FPGA的解決方案還提供：

■
使用片內(nèi)數(shù)字信號處理 (DSP)資源以及視頻 IP內(nèi)核(設(shè)計在 FPGA邏輯中 )
■
使用更小的 V-by-One協(xié)議，不采用 LVDS電纜和連接器，因此，實現(xiàn)了更好的信號完整性。
替代 ASIC和 ASSP
圖5顯示了使用低成本 ASIC和 ASSP器件的產(chǎn)品。假設(shè) ASSP器件還不支持新功能，或者 ASSP過時了。
FPGA通常用于橋接具有不同電壓電平、電壓標(biāo)準(zhǔn)，或者協(xié)議完全不同的器件。 FPGA提供新功能，增大了
帶寬，但是， FPGA單位成本比它要替代的 ASSP相比怎樣呢 ?

圖 5. 基于 ASIC/ASSP的系統(tǒng)，之前(左側(cè))和之后(右側(cè))

這個例子中使用 FPGA降低的系統(tǒng)成本包括：

■
沒有 ASIC重制以支持 PCIe(節(jié)省了 TCO成本 )

Altera公司
采用業(yè)界成本最低、功耗最低的 FPGA降低系統(tǒng)總成本

■
不需要 FPGA邏輯來實現(xiàn) PCIe (MAC + PHY)功能，因此，可以使用更小、更便宜的 FPGA(降低了 BOM成本)。
■
降低了庫存成本 (節(jié)省 TCO了成本 )
由于 FPGA本身不會過時，典型的 FPGA生命周期為 10到 15年，有時候甚至是 20年，因此，生產(chǎn)商使用 FPGA后，并不需要購買大量的器件進行庫存。作為對比，如果 ASSP過時了， OEM不得不大量購買，并長時間存放“最后一次購買”的元器件。

PCI Express

前面的例子雖然只展示了 Cyclone IV GX FPGA中嵌入的集成硬核 IP模塊的 PCIe x1通路端點功能， PCIe硬核 IP模塊 (圖6所示)實際上還有更多的功能。 Cyclone IV GX器件是唯一提供 PCIe硬核 IP的低成本 FPGA，為根端口和端點提供 x4支持。

圖6. Cyclone IV PCIe硬核 IP實現(xiàn)

Cyclone IV GX PCIe硬核 IP模塊的特性包括：

■
PCIe Gen1性能
■
x1、 x2、 x4通路支持
■
端點和根端口功能
Altera. PCIe硬核 IP模塊節(jié)省的成本包括：

■
不需要購買 IP內(nèi)核 (節(jié)省了 TCO成本 )
■
比低成本 FPGA中其他的硬核 IP模塊實現(xiàn)了更多的功能
■
沒有占用 FPGA邏輯，因此，可以使用更小、更便宜的 FPGA(降低了 BOM成本 )(圖7)。


低成本 FPGA以較低的價格提供大量的邏輯功能。設(shè)計人員可以使用 Altera的 Nios. II 32位軟核 IP處理器實現(xiàn)控制層應(yīng)用，使用嵌入式 18x18乘法器執(zhí)行大量的并行 DSP或者大計算量算法，同時使用外部收發(fā)器、 SERDES或者 PHY ASSP。與以前的產(chǎn)品以及競爭 FPGA相比，由于 Cyclone IV FPGA使用較少的電源，減少了電路板上的元件，因此，只需要很少的外部供電電源。所有這些特性都降低了 BOM成本。元器件數(shù)量的減少還減小了 PCB面積和板層數(shù)量，這都有助于降低電路板成本。

由于重新設(shè)計的產(chǎn)品減少了元器件數(shù)量，降低了總功耗，因此，提高了系統(tǒng)可靠性。系統(tǒng)可靠性的提高減少了在設(shè)備現(xiàn)場服務(wù)上的開支 (降低現(xiàn)場維護成本 = 節(jié)省 TCO成本)。