基于FPGA的激光無線通信精跟蹤系統(tǒng)

0 引 言
以大氣作為傳輸介質(zhì)，激光作為信息載體進(jìn)行無線通信時，空一地激光無線通信是激光無線通信的一種常見形式，信標(biāo)光的準(zhǔn)確捕獲、瞄準(zhǔn)與跟蹤(Acquisition，Pointing and Tracking，APT)是其關(guān)鍵技術(shù)，APT系統(tǒng)主要用于建立和維持激光通信鏈路，是進(jìn)行激光無線通信的關(guān)鍵技術(shù)。由于激光光束窄、發(fā)散角小，在大氣傳輸過程中存在大氣散射、折射、湍流等現(xiàn)象，再加上激光通信平臺的振動等因素，會造成激光光束偏離目標(biāo)，使得瞄準(zhǔn)、捕獲和跟蹤技術(shù)問題變得十分突出。
APT系統(tǒng)分為粗跟蹤系統(tǒng)和精跟蹤系統(tǒng)。粗跟蹤系統(tǒng)主要負(fù)責(zé)完成信標(biāo)光的初始時期的大范圍掃描和捕獲，引導(dǎo)信標(biāo)光光斑進(jìn)入精跟蹤視場，跟蹤精度和帶寬較低；精跟蹤系統(tǒng)主要負(fù)責(zé)完成信標(biāo)光的精確跟蹤和鎖定，國內(nèi)外已進(jìn)行了有關(guān)精跟蹤的不少研究，它所要求的跟蹤精度和帶寬較高，它的精度和帶寬決定了整個APT系統(tǒng)的精度和帶寬，同時它的另一個主要功能是克服因大氣擾動和平臺振動造成的信標(biāo)光光斑抖動，維持穩(wěn)定的激光通信鏈路。針對目前激光無線通信所要用到的關(guān)鍵技術(shù)，和空一地激光無線通信終端應(yīng)具有集成度高、功耗低、體積小和重量輕等一系列特點，本文設(shè)計了一種以FPGA作為控制芯片的精跟蹤系統(tǒng)。

1 系統(tǒng)組成及功能概述
以Altera公司的Cyclone系列FPGA為控制核心的雙FPGA系統(tǒng)，一塊用于控制高幀頻相機(jī)，并將圖像數(shù)據(jù)通過基于1394協(xié)議接口的傳輸線傳輸?shù)搅硪粔KFPGA，在第二塊FPGA中進(jìn)行光斑坐標(biāo)提取和完成跟蹤算法，系統(tǒng)使用一款基于Cameralink接口的高幀頻CMOS相機(jī)作為圖像傳感器采集信標(biāo)光光斑，以高速數(shù)／模轉(zhuǎn)換芯片DAC712P、雙通道PZT控制器和高精度PZT振鏡用于構(gòu)成光路偏轉(zhuǎn)控制系統(tǒng)。PC機(jī)用于設(shè)定相機(jī)工作參數(shù)，與FPGA板間數(shù)據(jù)通信采用Cy-press公司提供的支持USB 2．0協(xié)議的CY7C68013芯片。
如圖1所示為系統(tǒng)的組成框圖，在終端設(shè)備中，由光學(xué)天線接收到的信標(biāo)光經(jīng)過高幀頻CMOS相機(jī)轉(zhuǎn)換為灰度圖像，F(xiàn)PGA工將灰度圖像數(shù)據(jù)由Cameralink接口接收后，經(jīng)過重新組合，然后通過基于1394協(xié)議的接口芯片轉(zhuǎn)換為串行差分信號發(fā)送至圖象處理板，板上的FPGAⅡ把圖像數(shù)據(jù)接收后放入其內(nèi)部的一級緩存RAM中，再從一級緩存中取出數(shù)據(jù)通過乒乓操作將其存放到其外部的二級緩存PSRAM陣列中，然后FPGAⅡ把圖像數(shù)據(jù)從PSRAM陣列中取出，采用質(zhì)心算法計算光斑中心坐標(biāo)，并把圖像數(shù)據(jù)通過USB接口控制模塊發(fā)送到PC機(jī)進(jìn)行顯示，便于用戶實時監(jiān)測。同時把計算出的光斑中心坐標(biāo)根據(jù)PID跟蹤算法計算出偏置調(diào)節(jié)量，通過數(shù)模轉(zhuǎn)換芯片DAC712P轉(zhuǎn)換為模擬信號后經(jīng)過PZT控制器實現(xiàn)信號放大，最后使PZT振鏡在兩路實時程控電壓的控制下進(jìn)行相應(yīng)的二維偏轉(zhuǎn)，實現(xiàn)對因大氣湍流等因素造成的接收光束的抖動進(jìn)行實時補(bǔ)償，達(dá)到穩(wěn)定接收光斑中心位置，維持穩(wěn)定的激光通信鏈路目的。

2 系統(tǒng)硬件部分設(shè)計
2．1 光斑采集及處理部分
光斑采集及處理部分主要由高幀頻CMOS相機(jī)MV-D1024E和對其進(jìn)行控制的FPGA組成。采用的兩塊FPGA均是Altera公司的Cyclone系列的EP1C6Q240C8，具有5 980個邏輯單元，120 000個典型門資源和185個可編程I／O口，最高工作時鐘可達(dá)300 MHz以上，核心供電電壓為1．5 V，I／O供電電壓3．3 V，通過JTAG實現(xiàn)系統(tǒng)配置。配置芯片EPC4串行ROM容量約為4 MB，可重復(fù)編程50次左右，JTAG接口符合IEEE Std．1149．1標(biāo)準(zhǔn)。