基于FPGA的示波器圖文顯示

0 引言
FPGA(Field Programmable Gate Array)，即現(xiàn)場(chǎng)可編程門陣列是大規(guī)?？删幊踢壿嬈骷?，可以取代現(xiàn)行所有的全部微機(jī)接口芯片，實(shí)現(xiàn)微機(jī)系統(tǒng)中的存儲(chǔ)、地址譯碼等多種功能。利用 FPGA可以把多個(gè)微機(jī)系統(tǒng)的功能電路集成在一塊芯片上。應(yīng)用FPGA設(shè)計(jì)功能電路時(shí)，可以讓人們的思路從傳統(tǒng)的以單片機(jī)或DSP芯片為核心的系統(tǒng)集成型轉(zhuǎn)向單一專用芯片型設(shè)計(jì)。傳統(tǒng)的示波器雖然功能齊全，但是體積大、重量重、成本高、等一系列問(wèn)題使應(yīng)用受到了限制。有鑒于此，便攜式數(shù)字存儲(chǔ)采集器就應(yīng)運(yùn)而生，它采用了LCD顯示、高速A／D采集與轉(zhuǎn)換、ASIC芯片等新技術(shù)，具有很強(qiáng)的實(shí)用性和巨大的市場(chǎng)潛力，也代表了當(dāng)代電子測(cè)量?jī)x器的一種發(fā)展趨勢(shì)，即向功能多、體積小、重量輕、使用方便的掌上型儀器發(fā)展。

1 系統(tǒng)總體設(shè)計(jì)讀寫(xiě)
根據(jù)設(shè)計(jì)要求：在示波器上顯示2個(gè)以上字符或圖案，如顯示0-9十個(gè)數(shù)字及英文字符、圖象等，結(jié)合示波器顯示原理，設(shè)計(jì)電路如圖1所示。將要顯示的數(shù)字或符號(hào)進(jìn)行取模，得到其二進(jìn)制形式表示。將轉(zhuǎn)換好的數(shù)據(jù)送入FPGA內(nèi)部RAM存儲(chǔ)。

在設(shè)計(jì)上我們使用了XILINX的SPARTAN-3芯片，作為控制器，完成總的數(shù)控部分、鍵盤和和顯示接口部分的控制。采用八位(或者更高位)D／A轉(zhuǎn)換，對(duì)FPGA芯片輸出二進(jìn)制數(shù)字量進(jìn)行數(shù)一模轉(zhuǎn)換，在經(jīng)過(guò)高速運(yùn)算放大器后得到其電壓量。分X，Y兩路輸出給示波器，根據(jù)示波器原理，在屏幕上打點(diǎn)顯示數(shù)字(或者圖形)。而Z通道作為另一路獨(dú)立通道，對(duì)顯示的數(shù)字亮度進(jìn)行可控顯示。