基于FPGA的示波器圖文顯示
加入技術(shù)交流群
2．3．2 運(yùn)算放大
在D／A轉(zhuǎn)換之后，我們得到的是電流信號，而需要輸入示波器的為電壓信號，因此運(yùn)用運(yùn)算放大器來進(jìn)行轉(zhuǎn)換，同時將運(yùn)放設(shè)計為可調(diào)形式，通過調(diào)節(jié)它便可以調(diào)節(jié)輸出電壓的大小，達(dá)到控制顯示幅值的目的。本設(shè)計采用LM741系列運(yùn)放，其技術(shù)指標(biāo)加下：本文引用地址：http://www.ex-cimer.com/article/191915.htm
3 系統(tǒng)軟件設(shè)計
基于VHDL語言的功能與靈活性，非依賴性和可移植性種種優(yōu)勢，本設(shè)計在FPGA編程上采用了VHDL語言實(shí)現(xiàn)?？傮w設(shè)計思路：采用50 MHz外部時鐘控制對FPGA內(nèi)部進(jìn)行分頻控制，在分頻模塊的作用下得到設(shè)計所需要的時鐘信號。通過按鍵選通在ROM內(nèi)部選擇要顯示的模塊部分，進(jìn)行X、 Y方向掃描，得到初步的數(shù)據(jù)，同時外加Z方向掃描來控制所顯圖形的亮度。通過將所有的“1”存儲在一個ROM中作為緩存，達(dá)到消除零點(diǎn)的目的。將ROM中的數(shù)據(jù)轉(zhuǎn)移到RAM中，通過乒乓交換操作來進(jìn)行模式轉(zhuǎn)換，最后通過外圍電路輸入示波器，實(shí)現(xiàn)顯示。總體流程圖：
4 結(jié)語
本文是基于FPGA的數(shù)字示波器圖文顯示系統(tǒng)的硬件／軟件的設(shè)計思路和設(shè)計方案。此系統(tǒng)設(shè)計完成后，測試表明系統(tǒng)可以將相應(yīng)的圖形文字顯示出來，顯示的圖形和文字與預(yù)期的基本一致。該設(shè)計滿足了系統(tǒng)的需要，更重要的是具有很強(qiáng)的靈活性和可控性，同時使顯示更加高速度快捷，具有非常廣闊的應(yīng)用前景。
評論