FPGA控制的智能化節(jié)能設(shè)備

1 前言
據(jù)了解，我國照明用電約占社會總用電量的 12％，而城市公共照明則在我國照明耗電中約占 30％，每年達到 439億度左右。以平均電價 0．65元／度計算，每年開支高達 285億元[1]。調(diào)查顯示：城市道路的人流量和車流量會隨著時間而逐漸地降低，而 12點過后則會顯著降低--與之相隨的是對光照要求和實際用電需求的降低。而且，一些路燈照明系統(tǒng)在夜晚用電低谷時段，由于供電電壓的升高，消耗的功率更高。這種模式的路燈照明系統(tǒng)每年無謂的消耗了巨額電量，給原已緊張的能源局勢雪上加霜，造成了巨大的浪費。
根據(jù)人體視覺對光線適應(yīng)的理論，人眼對光線的感覺和光線成對數(shù)關(guān)系，即光照降低 10%，而人的視覺僅降低 1%，因此適當降低光照可以節(jié)能而并不影響人的視覺 [2]。本文利用 FPGA[3]芯片設(shè)計了一個 SPWM波生成器驅(qū)動 IGBT逆變器的電源，具有自動降壓功能，可以一個較小值緩慢降低，到夜間 12點后以最小工作電壓工作以降低功耗。它具有頻譜純度高，精度高，全數(shù)字化，可以實現(xiàn)以數(shù)字為基礎(chǔ)的程控化、智能化，不僅性能指標有了質(zhì)的飛躍，功能也更為強勁，操作更加簡便。

2 電源控制器的原理
2.1 DDS 的工作原理及其特點基本 DDS的結(jié)構(gòu)框圖 [4]如圖 1所示。主要由相位累加器、相位調(diào)制器、 ROM查找表、 D/A以及低通濾波器組成。頻率字和相位字分別控制輸出信號的頻率和相位。DDS的核心是 N位的相位累加器。在時鐘脈沖控制下，相位累加器不斷對頻率控制字 K進行累加，將累加器的輸出作為讀波形存儲器 ROM的地址，讀出波形數(shù)據(jù)，然后再進行調(diào)幅、數(shù)模轉(zhuǎn)換、濾波從而得到光滑的
波形信號。在整個過程中相位累加器進行的是線性累加，當累加滿時便產(chǎn)生溢出，一個周期完成。相位累加器這個產(chǎn)生溢出的頻率就是 DDS的輸出頻率。設(shè)頻率控制字為 K，相位累