改進型CIC抽取濾波器設(shè)計與FPGA實現(xiàn)

摘 要：為了改善級聯(lián)積分梳狀(CIC)濾波器通帶不平和阻帶衰減不足的缺點，給出一種改進型CIC濾波器。該濾波器在采用 COSINE濾波器提高阻帶特性的基礎(chǔ)上，級聯(lián)了一個SINE濾波器，補償了其通帶衰減。硬件實現(xiàn)時，采用新的多相分解方法結(jié)合非遞歸結(jié)構(gòu)，不僅大大減少了存儲單元數(shù)量，還使電路結(jié)構(gòu)更加規(guī)則。經(jīng)仿真和FPGA驗證，改進型CIC濾波器使用較少硬件，實現(xiàn)了阻帶衰減100．3 dB，通帶衰減僅為O．000 1 dB 。
關(guān)鍵詞：CIC抽取濾波器；COSINE濾波器；SINE濾波器；設(shè)計優(yōu)化；FPGA

抽取濾波器是∑－△模／數(shù)轉(zhuǎn)換器中的重要組成部分，積分梳狀濾波器經(jīng)常作為第一級濾波器，用以實現(xiàn)抽取和低通濾波。其優(yōu)點是實現(xiàn)時不需要乘法器電路，且系數(shù)為整數(shù)，不需要電路來存儲系數(shù)，同時通過置換抽取可以使部分電路工作在較低頻率，與相同濾波性能的其他FIR濾波器相比，節(jié)約了硬件開銷。經(jīng)過仿真，抽取率為32的一階積分梳狀濾波器第一旁瓣相對于主瓣的衰減最大約為15 dB，這樣的阻帶衰減根本達不到實用濾波器的設(shè)計要求。為了改變?yōu)V波性能，一般采用級聯(lián)積分梳狀濾波器(CIC)。但經(jīng)過CIC降頻濾波系統(tǒng)降頻后會產(chǎn)生信號混疊現(xiàn)象，并且主瓣曲線不平，需要用新的算法或新結(jié)構(gòu)來修正改善這些特性。

1 CIC抽取濾波器原理
經(jīng)典的抽取濾波器為Hogenauer　CIC濾波器，其傳輸函數(shù)表達式為：

式中：參數(shù)M為降頻因子，決定了CIC的通帶大??；K為濾波器的階數(shù)，對阻帶衰減起到加深作用。頻率響應(yīng)為：

濾波電路由積分模塊與差分模塊組成，根據(jù)置換原則將抽取因子提到差分模塊之前，使其工作在較低頻率，并節(jié)省了M-1個存儲單元，框圖如圖1所示。

2 改進的CIC結(jié)構(gòu)
為了改善CIC抽取濾波器阻帶衰減不足的缺點，采用一種新型COSINE濾波器，其傳輸函數(shù)為：

當(dāng)N取不同值時，幅頻響應(yīng)如圖2(a)所示。
把不同N值的COSINE濾波器級聯(lián)，幅頻響應(yīng)會呈現(xiàn)低通特性，因此文獻[4]采用CIC濾波器級聯(lián)COSINE濾波器的結(jié)構(gòu)來改善傳統(tǒng)CIC濾波器的幅頻特性。令Ni=M／2i+1，此時COSINE濾波器第一個零點與CIC濾波器的第一個零點重合，增加了第一個零點附近旁瓣的衰減。取M=32，傳輸函數(shù)為：