借助創(chuàng)新電子設(shè)計平臺實現(xiàn)FPGA嵌入式系統(tǒng)設(shè)計

　　在數(shù)字組合邏輯電路設(shè)計輸入方面，一個FPGA項目支持三種類型的輸入方法－原理圖、HDL (Verilog 或VHDL)以及OpenBus。另外還支持C代碼符號的輸入。你可以使用這些輸入方法的混合輸入，并使用層次原理圖所用到的符號方塊圖來對不同的輸入文檔進行組合。對于FPGA項目，必須將原理圖做為頂層文檔，因為這是為了支持從FPGA到PCB移植以及同步。首先，創(chuàng)建一個原理圖文檔并添加到項目中去。如圖4所示。

圖4 FPGA項目以及新生成的文檔的項目面板

　　接下來，我們一同體驗OpenBus系統(tǒng)設(shè)計簡易、快捷的特性。OpenBus是一個進行系統(tǒng)級FPGA設(shè)計的新方法。它提供了比原理圖更為簡單的界面，但是并不會因其簡單而丟失相應(yīng)的信息。由于它能自動考慮底層細節(jié)，因而設(shè)計者只需著眼于頂層系統(tǒng)的設(shè)計以及主要元件的互連。而這些元件都是預(yù)先綜合過的、應(yīng)用于FPGA開發(fā)的IP元件。

圖5 OpenBus面板

在Altium Designer平臺中OpenBus文件編輯環(huán)境下(如圖5所示)，你將開始親身體驗如何輕松、便捷地實現(xiàn)FPGA的嵌入式系統(tǒng)設(shè)計。如圖6所示，整體方案的實現(xiàn)與我們對方案規(guī)劃設(shè)計時，描述的系統(tǒng)結(jié)構(gòu)框架非常相似。依據(jù)實現(xiàn)方案所需用到的功能單元，諸如：32位微處理器、視頻輸入控制模塊、TFT顯示屏控制模塊、I2C控制模塊（用于操作視頻流數(shù)據(jù)輸入處理器件的控制寄存器單元）、IP內(nèi)核互連模塊、SRAM控制模塊和總線仲裁模塊，從OpenBus器件列表欄中逐一放置到當前編輯文檔內(nèi)，并完成連接。

圖6 完成的OpenBus設(shè)計