基于DDS技術(shù)的多路同步信號(hào)源的設(shè)計(jì)

摘 要：多路同步數(shù)字調(diào)相信號(hào)源一般采用單片機(jī)和多片專(zhuān)用DDS芯片配合實(shí)現(xiàn)。該技術(shù)同步實(shí)現(xiàn)復(fù)雜，成本高。給出了一種基于FPGA的多路同步信號(hào)源的設(shè)計(jì)方法，通過(guò)VHDL語(yǔ)言硬件編程實(shí)現(xiàn)了基于單片F(xiàn)PGA的多路同步信號(hào)，數(shù)字調(diào)相快速準(zhǔn)確。利用QuartusⅡ進(jìn)行綜合和仿真驗(yàn)證了該設(shè)計(jì)的正確性，該設(shè)計(jì)具有調(diào)相方便、速度快、成本低等優(yōu)點(diǎn)。
關(guān)鍵詞：DDS；多路同步；VHDL；FPGA

引 言
實(shí)現(xiàn)信號(hào)源的多路同步輸出，在雷達(dá)、通信等多領(lǐng)域有著重要的應(yīng)用。為了實(shí)現(xiàn)此功能，大多數(shù)設(shè)計(jì)是利用多個(gè)專(zhuān)用DDS芯片外圍借助單片機(jī)幫助，實(shí)現(xiàn)多信號(hào)同步輸出，如圖1所示。

系統(tǒng)工作時(shí)，根據(jù)鍵盤(pán)輸入，單片機(jī)輸出頻率控制字和相位控制字以及波形選擇字，控制專(zhuān)用DDS芯片AD9854產(chǎn)生特定頻率和相位的波形，經(jīng)濾波放大后輸出要求的模擬波形。為輸出頻率相同，相位相關(guān)的多路同步信號(hào)，控制數(shù)據(jù)由鍵盤(pán)輸入，單片機(jī)向各專(zhuān)用DDS芯片輸出相同的頻率控制字和不同的相位控制字指令，控制各專(zhuān)用DDS芯片輸出指定的頻率和相位的波形。這樣就從整體上實(shí)現(xiàn)了頻率和相位的連續(xù)可調(diào)及同步。
AD9854是美國(guó)AD公司的DDS系列產(chǎn)品，性能良好，頻率可調(diào)范圍寬。在這樣的設(shè)計(jì)中，利用AD公司的AD9854芯片，盡管有頻率可調(diào)范圍寬，波形豐富，實(shí)現(xiàn)調(diào)副、調(diào)頻容易等特點(diǎn)，但是由于是采用分立的專(zhuān)用DDS芯片，各芯片參數(shù)很難做到完全相同，參數(shù)的差異會(huì)造成輸出信號(hào)頻率和相位不同。因此，盡管各DDS芯片采用同一頻率字，各個(gè)輸出信號(hào)頻率也難以完全相同。同樣，由于參數(shù)的不一致，波形之間的相位也難以準(zhǔn)確調(diào)整到位，更重要的是各個(gè)信號(hào)頻率差異的累積效應(yīng)可能會(huì)導(dǎo)致同步失敗。另外，專(zhuān)用DDS芯片價(jià)格昂貴，設(shè)計(jì)成本也較高。
基于以上原因，這里給出一種基于單片F(xiàn)PGA的多路同步信號(hào)源的設(shè)計(jì)方案，這種方案具有實(shí)現(xiàn)簡(jiǎn)單、同步性好等優(yōu)點(diǎn)，且成本較低。

1 基于FPGA技術(shù)的多路同步信號(hào)源的設(shè)計(jì)模型
基于FPGA技術(shù)的多路同步信號(hào)源的整體框圖如圖2所示。

在本框圖中，以三路輸出為例，在一個(gè)FPGA芯片中，實(shí)現(xiàn)了三路基于DDs的信號(hào)通道，完成傳統(tǒng)上三個(gè)專(zhuān)用DDS芯片AD9854完成的功能，實(shí)現(xiàn)三路波形的數(shù)字輸出，在數(shù)字信號(hào)輸出后進(jìn)行D/A轉(zhuǎn)換，實(shí)現(xiàn)三路信號(hào)的模擬輸出。三個(gè)DDS信道頻率取自同一個(gè)累加器輸出的地址值，進(jìn)行查表，同時(shí)相位的加法實(shí)現(xiàn)也是針對(duì)同一個(gè)累加器輸出的地址，消除了分立專(zhuān)用DDS芯片計(jì)算的誤差。由于在一塊芯片中實(shí)現(xiàn)，所以各DDS信道的參數(shù)一致性好，分立專(zhuān)用DDS芯片的外部連線帶來(lái)的延時(shí)誤差也被降到最低。因此，通過(guò)以上措施，可以大大改善信號(hào)的一致性，可實(shí)現(xiàn)精準(zhǔn)的相位連續(xù)調(diào)節(jié)。