基于FPGA的高速圖像采集系統(tǒng)設計

本方案采用從FIFO方式，由FPGA提供讀寫時鐘，EZ―USB的CPU不參與數(shù)據(jù)傳輸。其中端點FIFO相當于FPGA的外部RAM，數(shù)據(jù)的讀寫分別由讀寫控制器完成。如果數(shù)據(jù)從EZ_USB讀入到FPGA中，首先要檢測CON控制線的狀態(tài)，若有數(shù)據(jù)要讀，分配FIFOADR=00，使FIFO指針指向輸出端點，使能SLOE使之數(shù)據(jù)輸出，然后采樣數(shù)據(jù)線上的數(shù)據(jù)，讀得的數(shù)據(jù)送入命令解析模塊解析；如果是數(shù)據(jù)從FPGA寫入到EZ_USB中，則設置FIFOADR使之指向輸入端點，拉低SLWR，將內(nèi)部數(shù)據(jù)總線接到外部數(shù)據(jù)總線上，這樣就完成了一次數(shù)據(jù)的寫入。
除上述設計外還需要對EZ_USB模塊本身進行設置，這部分屬于固件開發(fā)部分。Cypress公司為固件開發(fā)提供了一個固件庫和固件框架，都是在集成開發(fā)環(huán)境下開發(fā)的，固件庫提供了一些常量、數(shù)據(jù)結(jié)構(gòu)和函數(shù)來簡化用戶對芯片的使用。將代碼在Keil C51環(huán)境中進行編譯；編譯通過后，將固件代碼下載到單片機中。這部分主要完成相關寄存器的設置和波形文件的編寫。

結(jié) 語
通過以上設計很好地解決了高速數(shù)據(jù)在采樣、傳輸過程中的瓶頸，并以很短的時延真正實現(xiàn)了高速圖像數(shù)據(jù)的采集。由于其低成本、易安裝的特性，擁有廣闊的市場前景，可以應用于電話會議、遠程醫(yī)療和遠程教學等需要高清圖像傳輸?shù)念I域。本設計的創(chuàng)新點在于，它適應了不同的圖像數(shù)據(jù)的應用需求，實現(xiàn)了多種速率的讀寫模式，可以是實時的突發(fā)長度讀寫和高速的全頁讀寫。