階高密度雙極性信號編譯碼的建模與仿真

4 三階高密度雙極性編碼的仿真
在此以四連“O”的可能情況進行如表1的多“0”消息代碼進行分析，利用EDA工具對硬件描述語言源程序進行編譯、適配、優(yōu)化、邏輯綜合與仿真，其仿真結(jié)果達(dá)到了編碼要求，仿真圖如圖10所示。將三階高密度雙極性編碼硬件描述下載到CPLD或FPGA目標(biāo)芯片中，連接好CC4052進行實際應(yīng)用測試，用示波器測得編碼波形如圖ll所示，完成了實際轉(zhuǎn)換需求。

6 結(jié)語
將基于硬件描述語言的三階高密度雙極性編譯碼IP核實現(xiàn)在光通信等系統(tǒng)中，能滿足實際上測試的需要。且運用基于硬件描述語言的可編程芯片開發(fā)技術(shù)，將信號處理的相關(guān)電路進行硬件描述，用CPLD／FPGA技術(shù)實現(xiàn)數(shù)字通信系統(tǒng)，不僅可以通過芯片設(shè)計實現(xiàn)多種數(shù)字邏輯功能，且由于管腳定義的靈活性，提高了工作效率，極大地減少了電路設(shè)計的時間和可能發(fā)生的錯誤，降低了開發(fā)成本。