基于PLD的納秒級脈沖發(fā)生器

1 基本原理

設(shè)計采用的XILINX公司的復(fù)雜可編程邏輯器件(CPLD)幾乎可適用于所有的門陣列和各種規(guī)模的數(shù)字集成電路，他以其編程方便、集成度高、速度快、價格低等特點(diǎn)越來越受到設(shè)計者的歡迎。選用的CPLD為XILINX公司的XC9572XL，屬于XC9500系列，是目前業(yè)界速度較快的高集成度可編程邏輯器件。

CPLD開發(fā)軟件用ISE 6.0+ModelSim 5.7SE，該軟件是一個完全集成化、易學(xué)易用的可編程邏輯設(shè)計環(huán)境，并且廣泛支持各種硬件描述語言。他還具有與結(jié)構(gòu)無關(guān)性、多平臺運(yùn)行、豐富的設(shè)計庫和模塊化的工具等許多功能特點(diǎn)。

CPLD主程序流程圖如圖1所示，時針信號是整個程序的關(guān)鍵，通過時鐘對各個模塊進(jìn)行精確控制，實(shí)現(xiàn)基本功能。時鐘信號的精準(zhǔn)度決定了輸出脈沖信號的精準(zhǔn)度。時鐘源采用了4腳晶振，可以輸出一個穩(wěn)定的時鐘信號。CPLD內(nèi)部電路資源分配如圖2所示。

時鐘信號和復(fù)位信號作為輸入信號，控制脈沖信號的輸出。系統(tǒng)分4個模塊，包括計數(shù)器、鎖存器、觸發(fā)器和數(shù)據(jù)輸出模塊。時鐘信號和復(fù)位信號分別加在計數(shù)器和觸發(fā)器上，計數(shù)器計數(shù)通過鎖存，在時鐘信號作用下同步觸發(fā)輸出信號。當(dāng)復(fù)位信號到來時，計數(shù)器重新清零計數(shù)。

當(dāng)時鐘的上升沿到來時對高頻時鐘進(jìn)行計數(shù)，CPLD內(nèi)部建立一個5位計數(shù)器，計數(shù)器滿后自動重置為0，輸出端把計數(shù)器的各位進(jìn)行輸出，計數(shù)器滿后也輸出一個高電平。第一級輸出端一共有7個，可以實(shí)現(xiàn)對時鐘的2，4，8，16，32，64分頻以及單脈沖輸出。在CPLD內(nèi)部再建立一個3位計數(shù)器，對前級4分頻信號再做計數(shù)，調(diào)節(jié)占空比，控制脈沖輸出，同時對一級分頻信號進(jìn)行相與輸出。設(shè)置一個復(fù)位端，當(dāng)高電平時候，對電路進(jìn)行復(fù)位，計數(shù)器重新開始工作。通過復(fù)位端可以很好地控制脈沖輸出，并且輸出信號脈沖寬度在不同的分頻接口可以得到不同的脈沖寬度信號，也可以通過修改程序?qū)崿F(xiàn)脈沖寬度的改變。CPLD外圍硬件電路包括了電源、晶振、輸出端口、指示燈，如圖3所示。

上一頁 1 2 3 下一頁 關(guān)鍵詞： PLD 脈沖發(fā)生器 評論 我來說兩句…… 驗證碼： 相關(guān)推薦 PLDFPGA結(jié)構(gòu)與原理初步.pdf zxopenljx | 2020-12-29 用邏輯簡化單片機(jī)上的復(fù)雜功能 MCU 可配置 邏輯 PLD 201809 | 2018-08-27 分布式PLD解決方案可降低服務(wù)器成本并提升靈活性 嵌入式系統(tǒng) 萊迪思 PLD | 2017-09-05 PLC編程實(shí)例｜4個基本控制電路設(shè)計方法，教你吃透控制原理 工控自動化 PLD 電路設(shè)計 | 2024-04-25 單片機(jī)和PLD有什么聯(lián)系與區(qū)別，PLD入門須知的幾點(diǎn)小常識！ 嵌入式系統(tǒng) pld 單片機(jī) eda | 2017-10-11 LED脈沖發(fā)生器 設(shè)計方案 LED 脈沖發(fā)生器 | 2012-07-23 是德科技手持分析儀新增脈沖發(fā)生器選件 測試測量 是德科技 手持分析儀 脈沖發(fā)生器 | 2024-05-15 專門寫給電子專業(yè)學(xué)生的學(xué)習(xí)方法 renazan2000 | 2013-12-27 一款簡潔的高壓脈沖發(fā)生器電路 明月風(fēng) | 2020-02-22 mcu,DSP,PLD/EDA的介紹/比較/分析 嵌入式系統(tǒng) 單片機(jī)(Single-chipMicrocomputer);數(shù)字信號處理(DSP);可編程邏輯器件(PLD)/電子設(shè)計自動化(EDA) | 2017-06-06 閘門脈沖發(fā)生器電路圖 設(shè)計方案 脈沖發(fā)生器 NE555 | 2012-10-24 PROTEL 99 SE特性手冊 資源下載 Protel PCB 原理圖 PLD 仿真庫 | 2007-12-29 可編程邏輯器件設(shè)計技巧 嵌入式系統(tǒng) 可編程邏輯器件 設(shè)計技巧 FPGA PLD | 2017-06-06 CPLD技術(shù)及其應(yīng)用 資源下載 altera pld 可編程邏輯器件 與門 或門 | 2008-01-05 精密秒脈沖發(fā)生器電路 資源下載 脈沖 脈沖發(fā)生器 電路 精密秒 | 2007-12-26 PLD和FPGA有什么區(qū)別與聯(lián)系？PLD高速通訊USB轉(zhuǎn)移技術(shù)分析 嵌入式系統(tǒng) pld usb 單片機(jī) | 2017-10-11 FPGA開發(fā)板快速教程（二） 嵌入式系統(tǒng) 基本教程 PLD FPGA 可編程邏輯 | 2017-06-06 高壓脈沖發(fā)生器等效電路 設(shè)計方案 電子電路圖，高壓 脈沖發(fā)生器 等效電路 | 2012-07-30 LED發(fā)聲輸出脈沖發(fā)生器 設(shè)計方案 LED發(fā)聲輸出 脈沖發(fā)生器 | 2012-07-23 意法半導(dǎo)體加強(qiáng)在超聲波市場布局，推出16通道高性能脈沖發(fā)生器 EEPW | 2018-08-14 PLD入門教材 資源下載 altera pld 可編程邏輯器件 與門 或門 | 2008-01-02 5分鐘學(xué)會使用CPLD 資源下載 xilinx pld 可編程邏輯器件 與門 或門 | 2008-01-03 中繼器單音脈沖發(fā)生器 設(shè)計方案 電子電路圖，脈沖發(fā)生器 | 2012-08-02 基于FPGA的USB側(cè)音測距信號發(fā)生器設(shè)計 嵌入式系統(tǒng) PLD USB 測距 D/A FPGA | 2017-06-06 上一篇：Microblaze與片內(nèi)邏輯分析工具Chipscopepro 下一篇：電源完整性分析應(yīng)對高端PCB系統(tǒng)設(shè)計挑戰(zhàn) 技術(shù)專區(qū) FPGA DSP MCU 示波器 步進(jìn)電機(jī) Zigbee LabVIEW Arduino RFID NFC STM32 Protel GPS MSP430 Multisim 濾波器 CAN總線 開關(guān)電源 單片機(jī) PCB USB ARM CPLD 連接器 MEMS CMOS MIPS EMC EDA ROM 陀螺儀 VHDL 比較器 Verilog 穩(wěn)壓電源 RAM AVR 傳感器 可控硅 IGBT 嵌入式開發(fā) 逆變器 Quartus RS-232 Cyclone 電位器 電機(jī)控制 藍(lán)牙 PLC PWM 汽車電子 轉(zhuǎn)換器 電源管理 信號放大器 關(guān)閉 看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();