<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計(jì)

          基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計(jì)

          作者: 時(shí)間:2009-03-10 來源:網(wǎng)絡(luò) 收藏

          上述代碼經(jīng)過在Quartus II上編譯仿真后其波形如圖2所示。

          本文引用地址:http://www.ex-cimer.com/article/192143.htm

          設(shè)計(jì)中適當(dāng)選取K值特別的重要。如果K值偏大,這樣計(jì)數(shù)器對(duì)少量噪聲干擾不可能計(jì)滿,就不會(huì)有進(jìn)位或者借位脈沖,有利于抑制隨機(jī)噪聲;但就會(huì)使捕捉帶減小,導(dǎo)致環(huán)路進(jìn)入鎖定的時(shí)間變長(zhǎng);如果K值偏小,可使環(huán)路盡快進(jìn)入鎖定狀態(tài),但會(huì)減弱對(duì)噪聲的抑制能力,導(dǎo)致環(huán)路頻繁的產(chǎn)生進(jìn)位或借位脈沖,造成整個(gè)系統(tǒng)不穩(wěn)定,產(chǎn)生相位抖動(dòng)問題。所以要適當(dāng)選取K值。
          3.3 數(shù)控振蕩器
          數(shù)控振蕩器采用的是脈沖加減電路。時(shí)鐘為2Nfc。當(dāng)沒有進(jìn)位/借位信號(hào)時(shí),其輸出對(duì)外部時(shí)鐘進(jìn)行二分頻;當(dāng)有進(jìn)位信號(hào)carry輸入時(shí),則在原信號(hào)中插入半個(gè)脈沖,以提高原有信號(hào)的頻率;當(dāng)有借位信號(hào)borrow輸入時(shí),則減去半個(gè)脈沖,以降低原有信號(hào)的頻率。
          3.4 可變分頻器
          可變分頻器實(shí)際上就是一個(gè)除N計(jì)數(shù)器,是把脈沖加減電路的輸出信號(hào)再做N分頻,通過不斷調(diào)整N值的大小,使分頻器的輸出信號(hào)能與輸入信號(hào)的相位保持同步,以達(dá)到的鎖定。
          的整個(gè)工作過程可知,經(jīng)過一些特定改良后,可在某些情況下作為滿足一定頻率要求的信號(hào)發(fā)生器使用。

          4 片內(nèi)系統(tǒng)結(jié)構(gòu)
          為了平衡系統(tǒng)的穩(wěn)定性和捕獲帶寬之間的矛盾,就要找到一個(gè)最佳的K值,使系統(tǒng)在最大可能消除干擾的前提下,捕捉帶達(dá)到最大,捕獲時(shí)間最短,其整個(gè)過程由CPU來控制。CPU的選擇主要有2種方案:①片內(nèi)實(shí)現(xiàn)CPU;②與片外系統(tǒng)共用CPU。這里主要介紹第一種。
          對(duì)于片內(nèi)CPU,這里采用Ahera公司推出的NiosⅡ嵌入式軟核處理器予以實(shí)現(xiàn)。在系統(tǒng)中,片內(nèi)寄存器,以及檢測(cè)電路均作為外設(shè)嵌入到芯片中。片內(nèi)寄存器,,檢測(cè)電路通過系統(tǒng)總線相連接,受到片內(nèi)的NiosⅡ軟核處理器的控制,使得全數(shù)字鎖相環(huán)中的數(shù)字環(huán)路濾波器部分在工作中的參數(shù)得到優(yōu)化。此種結(jié)構(gòu)使得NiosⅡ處理器和全數(shù)字鎖相環(huán)2部分集成在一塊FPGA器件中,大大提高了系統(tǒng)的穩(wěn)定性和可靠性。罔3給出片內(nèi)全數(shù)字鎖相環(huán)系統(tǒng)結(jié)構(gòu)框圖。


          5 試驗(yàn)仿真結(jié)果分析
          整個(gè)系統(tǒng)經(jīng)過軟硬件調(diào)試后,就對(duì)該鎖相環(huán)進(jìn)行測(cè)試和驗(yàn)證,采用Quartus II軟件中集成的仿真器進(jìn)行仿真。圖4給出仿真波形。

          可見,在有進(jìn)位/借位信號(hào)輸出時(shí),波形中自動(dòng)加入/減去半個(gè)脈沖,經(jīng)過幾次調(diào)整后系統(tǒng)達(dá)到鎖定狀態(tài)。

          6 結(jié)語
          通過在單片F(xiàn)PGA中實(shí)現(xiàn)智能全數(shù)字鎖相環(huán),NiosⅡ嵌入式處理器隨時(shí)檢測(cè)鎖相環(huán)的狀態(tài),適時(shí)調(diào)整鎖相環(huán)的參數(shù),從而能縮短鎖相環(huán)鎖定時(shí)間,提高效率;并逐漸改進(jìn)其輸出頻率的抖動(dòng)特性。解決了鎖定時(shí)間與相位抖動(dòng)之間的矛盾,提高了信息的傳輸效率和質(zhì)量。全數(shù)字鎖相環(huán)在數(shù)字通信,數(shù)字信號(hào)處理,電力系統(tǒng)自動(dòng)化等眾多領(lǐng)域有著極為廣泛的應(yīng)用,隨著片內(nèi)數(shù)字鎖相環(huán)系統(tǒng)研究的不斷深入與發(fā)展,其性能會(huì)不斷提高,其意義重大,前景廣闊。

          濾波器相關(guān)文章:濾波器原理


          fpga相關(guān)文章:fpga是什么


          濾波器相關(guān)文章:濾波器原理


          分頻器相關(guān)文章:分頻器原理
          塵埃粒子計(jì)數(shù)器相關(guān)文章:塵埃粒子計(jì)數(shù)器原理
          鑒相器相關(guān)文章:鑒相器原理
          數(shù)字濾波器相關(guān)文章:數(shù)字濾波器原理
          鎖相環(huán)相關(guān)文章:鎖相環(huán)原理
          鎖相放大器相關(guān)文章:鎖相放大器原理

          上一頁 1 2 下一頁

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();