基于FPGA的DDR3多端口讀寫存儲(chǔ)管理設(shè)計(jì)

引言

本文以Xilinx公司的Kintex-7系列XC7K410T FPGA芯片和兩片Micron公司的MT41J128M16 DDR3 SDRAM芯片為硬件平臺(tái)，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的視頻圖形顯示系統(tǒng)的DDR3多端口存儲(chǔ)管理。

1 總體架構(gòu)設(shè)計(jì)

機(jī)載視頻圖形顯示系統(tǒng)中，為了實(shí)現(xiàn)多端口對(duì)DDR3的讀寫訪問，設(shè)計(jì)的DDR3存儲(chǔ)管理系統(tǒng)設(shè)計(jì)框圖如圖1所示，主要包括DDR3存儲(chǔ)器控制模塊、DDR3用戶接口仲裁控制模塊和幀地址控制模塊。

DDR3存儲(chǔ)器控制模塊采用Xilinx公司的MIG(Memory Interface Generator)方案，通過用戶接口建立FPGA內(nèi)部控制邏輯到DDR3的連接，用戶不需要管理DDR3初始化、寄存器配置等復(fù)雜的控制邏輯，只需要控制用戶接口的讀寫操作。

DDR3用戶接口仲裁控制模塊將每一個(gè)數(shù)據(jù)讀寫請(qǐng)求設(shè)置成中斷，借鑒中斷處理思想來進(jìn)行仲裁控制，從而解決數(shù)據(jù)存儲(chǔ)的沖突問題。

幀地址控制模塊控制幀地址的切換。為了提高并行處理的速度，減少數(shù)據(jù)讀寫沖突，將圖形數(shù)據(jù)和視頻數(shù)據(jù)分別存儲(chǔ)在不同的DDR3中。

2 DDR3存儲(chǔ)器控制模塊設(shè)計(jì)

MIG生成的DDR3控制器的邏輯框圖如圖2所示，只需要通過用戶接口信號(hào)就能完成DDR3讀寫操作，大大簡(jiǎn)化了DDR3的設(shè)計(jì)。

2.1 DDR3控制模塊用戶接口寫操作設(shè)計(jì)

DDR3存儲(chǔ)器控制模塊用戶接口寫操作有兩套系統(tǒng)：一套是地址系統(tǒng)，另一套是數(shù)據(jù)系統(tǒng)。用戶接口寫操作信號(hào)說明如表1所列。

地址系統(tǒng)的內(nèi)容是app_addr和app_cmd，兩者對(duì)齊綁定，app_cmd為000時(shí)為寫命令。當(dāng)app_rdy(DDR3控制)和app_en(用戶控制)同時(shí)拉高時(shí)，將app_addr和app_cmd寫到相應(yīng)FIFO中。數(shù)據(jù)系統(tǒng)的內(nèi)容是app_wdf_data，它在app_wdf_rdy(DDR3控制)和app_wdf_wren(用戶控制)同時(shí)拉高時(shí)，將寫數(shù)據(jù)存到寫FIFO中。

為了簡(jiǎn)化設(shè)計(jì)，本文設(shè)計(jì)的用戶接口寫操作時(shí)序如圖3所示，使兩套系統(tǒng)在時(shí)序上完全對(duì)齊。

2.2 DDR3控制模塊用戶接口讀操作設(shè)計(jì)

用戶接口讀操作也分為地址系統(tǒng)和數(shù)據(jù)系統(tǒng)。用戶接口讀操作信號(hào)說明如表2所列。

地址系統(tǒng)與寫操作相同，在時(shí)鐘上升沿且app_rdy為高電平時(shí)，用戶端口同時(shí)發(fā)出讀命令(app_cmd=001)和讀地址，并將app_en拉高，將讀命令和地址寫到FIFO中。對(duì)于數(shù)據(jù)系統(tǒng)，當(dāng)app_rd_data_valid有效，則讀數(shù)據(jù)有效，讀回的數(shù)據(jù)順序與地址/控制總線請(qǐng)求命令的順序相同。

讀操作地址系統(tǒng)和數(shù)據(jù)系統(tǒng)一般是不對(duì)齊的，因?yàn)榈刂废到y(tǒng)發(fā)送到DDR3后，DDR3需要一定的反應(yīng)時(shí)間，讀操作時(shí)序如圖4所示。

3 DDR3用戶接口仲裁控制模塊設(shè)計(jì)

每片DDR3只有一組控制、地址和數(shù)據(jù)總線，因此同一時(shí)刻只能有一個(gè)設(shè)備在訪問。常見的總線切換方式有兩種：一種是輪詢機(jī)制，軟件實(shí)現(xiàn)簡(jiǎn)單，但實(shí)時(shí)性不高;另一種是仲裁機(jī)制，設(shè)備發(fā)送中斷請(qǐng)求，從而進(jìn)行總線切換。由于視頻圖形顯示系統(tǒng)對(duì)實(shí)時(shí)性要求高，因此選擇仲裁機(jī)制。

DDR3用戶接口仲裁控制框圖如圖5所示。為了提高并行速度，將圖形和視頻分別進(jìn)行中斷處理。將設(shè)備中斷請(qǐng)求解析成多個(gè)子請(qǐng)求，進(jìn)行優(yōu)先級(jí)判斷，每個(gè)子請(qǐng)求對(duì)應(yīng)一個(gè)中斷處理邏輯。

3.1 視頻處理寫請(qǐng)求中斷處理器設(shè)計(jì)

由于視頻處理寫請(qǐng)求不涉及到圖形中斷處理，所以對(duì)應(yīng)一個(gè)子請(qǐng)求——視頻處理寫子請(qǐng)求。

視頻處理模塊將采集到的視頻經(jīng)過縮放、旋轉(zhuǎn)等操作后存儲(chǔ)在緩存區(qū)中，當(dāng)緩存區(qū)滿時(shí)發(fā)送視頻處理模塊寫請(qǐng)求。視頻處理寫中斷處理主要是從視頻處理模塊的緩存區(qū)中將地址和數(shù)據(jù)取出，寫入到視頻存儲(chǔ)DDR3中。

視頻處理寫請(qǐng)求中斷處理流程圖如圖6所示。當(dāng)視頻處理模塊寫請(qǐng)求信號(hào)有效時(shí)，生成子中斷請(qǐng)求信號(hào)，若總線空閑則響應(yīng)該中斷。當(dāng)命令接收就緒(app_rdy=1)且數(shù)據(jù)接收就緒(app_wdf_rdy=1)時(shí)，從視頻處理緩存區(qū)中讀取地址和數(shù)據(jù)，同時(shí)發(fā)送寫命令、寫地址和寫數(shù)據(jù)。若緩存區(qū)為空，說明全部寫完，視頻處理寫中斷結(jié)束。

3.2 疊加輸出讀請(qǐng)求中斷處理器設(shè)計(jì)

疊加輸出模塊需要從DDR3中將待輸出的圖形數(shù)據(jù)和視頻數(shù)據(jù)存儲(chǔ)到行緩存中，因此分為兩個(gè)子請(qǐng)求：視頻輸出讀請(qǐng)求和圖形輸出讀請(qǐng)求。由于兩者分別在圖形中斷處理和視頻中斷處理中完成，因此可以同時(shí)進(jìn)行。

視頻輸出讀中斷處理主要從視頻存儲(chǔ)DDR3中讀取1行視頻數(shù)據(jù)，寫入到疊加輸出模塊的視頻緩存區(qū)中，視頻輸出讀中斷處理流程圖如圖7所示。本系統(tǒng)中突發(fā)長(zhǎng)度BL=8，即每個(gè)用戶時(shí)鐘周期對(duì)應(yīng)接收同一行地址中相鄰的8個(gè)存儲(chǔ)單元的連續(xù)數(shù)據(jù)。輸出視頻分辨率為cols×rows，則地址系統(tǒng)需要發(fā)送cols/8個(gè)突發(fā)讀命令。數(shù)據(jù)系統(tǒng)接收讀數(shù)據(jù)時(shí)，若讀數(shù)據(jù)有效(app_rd_data_valid=1)，則將讀到的數(shù)據(jù)存儲(chǔ)到疊加輸出模塊的視頻緩存區(qū)中，同時(shí)讀數(shù)據(jù)個(gè)數(shù)加1。當(dāng)讀數(shù)據(jù)個(gè)數(shù)為cols/8時(shí)，所有讀命令對(duì)應(yīng)的讀數(shù)據(jù)全部接收，視頻輸出讀中斷處理結(jié)束。

圖形輸出讀中斷處理包含兩個(gè)步驟：從圖形存儲(chǔ)DDR3中讀取1行圖形數(shù)據(jù)，寫到疊加輸出模塊的圖形緩存區(qū)中;將剛剛搬移數(shù)據(jù)到圖形緩存區(qū)的DDR3存儲(chǔ)空間清零。前者與視頻輸出讀中斷的處理過程類似。

圖形數(shù)據(jù)寫入DDR3時(shí)只寫入有圖形的位置，而不是全屏掃描，如果不進(jìn)行清屏操作會(huì)導(dǎo)致下一幀圖形畫面上殘留上一幀的圖形數(shù)據(jù)。清屏操作指圖形輸出后將DDR3中對(duì)應(yīng)地址的存儲(chǔ)空間全部寫入數(shù)值0，從而將當(dāng)前圖形數(shù)據(jù)清除。

3.3 圖形生成寫請(qǐng)求中斷處理器設(shè)計(jì)

為了提高讀寫速度，圖形中斷處理器中先進(jìn)行直接結(jié)果寫中斷處理，同時(shí)視頻中斷處理器中進(jìn)行插值背景視頻讀中斷處理，完成后再進(jìn)行插值結(jié)果寫中斷處理。

4 幀地址控制模塊設(shè)計(jì)

幀地址控制模塊主要是將DDR3空間進(jìn)行劃分，同時(shí)控制幀地址的切換。為了簡(jiǎn)化設(shè)計(jì)，將存儲(chǔ)器劃分為若干塊，每塊存儲(chǔ)一幀數(shù)據(jù)，在用戶仲裁控制模塊讀寫緩存區(qū)時(shí)只生成幀內(nèi)地址，幀地址的切換由幀讀寫控制模塊實(shí)現(xiàn)，幀內(nèi)地址結(jié)合幀地址組合成對(duì)應(yīng)DDR3的內(nèi)部地址值。DDR3的幀地址劃分如圖8所示。

設(shè)置三個(gè)幀存儲(chǔ)空間，其中一幀用于讀出，一幀用于寫入，還有一幀空閑，分別稱作輸入幀、輸出幀和空閑幀。用三者的切換來實(shí)現(xiàn)幀速率的轉(zhuǎn)換，確保輸出幀相對(duì)于當(dāng)前輸入幀的延遲最小，即當(dāng)前輸出幀輸出的是最新寫滿的幀。當(dāng)寫入的幀存儲(chǔ)空間已經(jīng)寫滿，而讀存儲(chǔ)空間還沒讀完，將下一幀的圖像數(shù)據(jù)寫入當(dāng)前空閑的幀存儲(chǔ)空間。

圖9為PAL輸入幀和輸出幀讀寫控制流程圖。以A空間為輸出幀，B空間為輸入幀，C空間為空閑幀為例。若A空間讀完，B空間寫滿，則將B空間變成輸出幀并輸出，將C空間變成輸入幀并繼續(xù)輸入;若A空間還沒有讀完，B空間已經(jīng)寫滿，則將下一幀數(shù)據(jù)寫入到C空間，并繼續(xù)從A空間輸出。

5 驗(yàn)證結(jié)果與分析

圖形生成寫中斷處理仿真圖略——編者注。

本文算法中，插值背景讀操作與直接結(jié)果寫操作同時(shí)在視頻中斷處理和圖形中斷處理中進(jìn)行，利用并行操作減少時(shí)間，并大大降低了復(fù)雜度。

結(jié)語(yǔ)

本文設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的DDR3多端口存儲(chǔ)管理，主要包括DDR3存儲(chǔ)器控制模塊、DDR3用戶接口仲裁控制模塊和幀地址控制模塊。DDR3存儲(chǔ)器控制模塊采用Xilinx公司的MIG方案，簡(jiǎn)化DDR3的邏輯控制;DDR3用戶接口仲裁控制模塊將圖形和視頻分別進(jìn)行中斷處理，提高了并行速度，同時(shí)簡(jiǎn)化了仲裁控制;幀地址控制模塊將DDR3空間進(jìn)行劃分，同時(shí)控制幀地址的切換。

經(jīng)過分析，本文將圖形和視頻中斷分開處理，降低多端口讀寫DDR3的復(fù)雜度，提高并行處理速度。