時域時鐘抖動分析
本系列文章共有三部分,“第 1 部分”重點介紹如何準(zhǔn)確地估算某個時鐘源的抖動,以及如何將其與 ADC 的孔徑抖動組合。在“第 2 部分”中,該組合抖動將用于計算 ADC 的 SRN,然后將其與實際測量結(jié)果對比。“第 3 部分”將介紹如何通過改善 ADC 的孔徑抖動來進(jìn)一步增加 ADC 的 SNR,并會重點介紹時鐘信號轉(zhuǎn)換速率的優(yōu)化。
第 1 部分 重點介紹如何準(zhǔn)確地估算某個時鐘源的抖動,以及如何將其與 ADC 的孔徑抖動組合(如下)
采樣過程回顧
根據(jù) Nyquist-Shannon 采樣定理,如果以至少兩倍于其最大頻率的速率來對原始輸入信號采樣,則其可以得到完全重建。假設(shè)以 100 MSPS 的速率對高達(dá) 10MHz 的輸入信號采樣,則不管該信號是位于 1 到 10MHz 的基帶(首個Nyquist 區(qū)域),還是在 100 到 110MHz 的更高 Nyquist 區(qū)域內(nèi)欠采樣,都沒關(guān)系(請參見圖 1)。在更高(第二個、第三個等)Nyquist 區(qū)域中采樣,一般被稱作欠采樣或次采樣。然而,在 ADC 前面要求使用抗混疊過濾,以對理想 Nyquist 區(qū)域采樣,同時避免重建原始信號過程中產(chǎn)生干擾。
圖 1 100MSPS 采樣的兩個輸入信號顯示了混疊帶來的相同采樣點

時域抖動
仔細(xì)觀察某個采樣點,可以看到計時不準(zhǔn)(時鐘抖動或時鐘相位噪聲)是如何形成振幅變化的。由于高 Nyquist 區(qū)域(例如,f1 = 10 MHz 到 f2 = 110 MHz)欠采樣帶來輸入頻率的增加,固定數(shù)量的時鐘抖動自理想采樣點產(chǎn)生更大數(shù)量的振幅偏差(噪聲)。另外,圖 2 表明時鐘信號自身轉(zhuǎn)換速率對采樣時間的變化產(chǎn)生了影響。轉(zhuǎn)換速率決定了時鐘信號通過零交叉點的快慢。換句話說,轉(zhuǎn)換速率直接影響 ADC 中時鐘電路的觸發(fā)閾值。
圖 2 時鐘抖動形成更多快速輸入信號振幅誤差

如果 ADC 的內(nèi)部時鐘緩沖器上存在固定數(shù)量的熱噪聲,則轉(zhuǎn)換速率也轉(zhuǎn)換為計時不準(zhǔn),從而降低了 ADC 的固有窗口抖動。如圖 3 所示,窗口抖動與時鐘抖動(相位噪聲)沒有一點關(guān)系,但是這兩種抖動分量在采樣時間組合在一起。圖 3 還表明窗口抖動隨轉(zhuǎn)換速率降低而增加。轉(zhuǎn)換速率一般直接取決于時鐘振幅。

時鐘抖動導(dǎo)致的 SNR 減弱
有幾個因素會限制 ADC 的 SNR,例如:量化噪聲(管線式轉(zhuǎn)換器中一般不明顯)、熱噪聲(其在低輸入頻率下限制 SNR),以及時鐘抖動(SNRJitter)(請參見下面方程式 1)。SNRJitter 部分受到輸入頻率 fIN(取決于 Nyquist 區(qū)域)的限制,同時受總時鐘抖動量 tJitter 的限制,其計算方法如下:

SNRJitter[dBc]=-20×log(2π×fIN×tJitter)??(2)
正如我們預(yù)計的那樣,利用固定數(shù)量的時鐘抖動,SNR 隨輸入頻率上升而下降。圖 4 描述了這種現(xiàn)象,其顯示了 400 fs 固定時鐘抖動時一個 14 位管線式轉(zhuǎn)換器的 SNR。如果輸入頻率增加十倍,例如:從 10MHz 增加到 100MHz,則時鐘抖動帶來的最大實際 SNR 降低 20dB。

如前所述,限制 ADC SNR 的另一個主要因素是 ADC 的熱噪聲,其不隨輸入頻率變化。一個 14 位管線式轉(zhuǎn)換器一般有 ~70 到 74 dB 的熱噪聲,如圖 4 所示。我們可以在產(chǎn)品說明書中找到 ADC 的熱噪聲,其相當(dāng)于最低指定輸入頻率(本例中為 10MHz)的 SNR,其中時鐘抖動還不是一個因素。
讓我們來對一個具有 400 fs 抖動時鐘電路和 ~73 dB 熱噪聲的 14 位 ADC 進(jìn)行分析。低輸入頻率(例如:10MHz 等)下,該 ADC 的 SNR 主要由其熱噪聲定義。由于輸入頻率增加,400-fs 時鐘抖動越來越占據(jù)主導(dǎo),直到 ~300 MHz 時完全接管。盡管相比 10MHz 的 SNR,100MHz 輸入頻率下時鐘抖動帶來的 SNR 每十倍頻降低 20dB,但是總 SNR 僅降低 ~3.5 dB(降至 69.5dB),因為存在 73-dB 熱噪聲(請參見圖 5):

現(xiàn)在,很明顯,如果 ADC 的熱噪聲增加,對高輸入頻率采樣時時鐘抖動便非常重要。例如,一個 16 位 ADC 具有 ~77 到 80 dB 的熱噪聲層。根據(jù)圖 4 所示曲線圖,為了最小化 100MHz 輸入頻率 SNR 的時鐘抖動影響,時鐘抖動需為大約 150 fs 或更高。
評論