時(shí)域時(shí)鐘抖動(dòng)分析
加入技術(shù)交流群
圖 11 濾波后時(shí)鐘相關(guān)性測(cè)試裝置結(jié)構(gòu)
圖 12 所示曲線圖描述了濾波后 CDCE72010 LVCMOS 輸出的測(cè)得輸出相位噪聲。131000 點(diǎn)的 FFT 大小將低積分帶寬設(shè)定為 ~500 Hz。積分上限由帶通濾波器設(shè)定，其影響在相位噪聲曲線圖中清晰可見。超出曲線圖所示帶通濾波器限制的相位噪聲為 E5052A 的噪聲底限，不應(yīng)包括在抖動(dòng)計(jì)算中。濾波后相位噪聲輸出的積分帶來(lái) ~90 fs 的時(shí)鐘抖動(dòng)。
圖 12 濾波后時(shí)鐘的測(cè)得相位噪聲
接下來(lái)，我們建立起了熱噪聲基線。我們直接從 ~35 fs 抖動(dòng)的時(shí)鐘源生成器使用濾波后采樣時(shí)鐘對(duì)兩種 ADC 采樣，而 CDCE72010 被繞過(guò)了。將輸入頻率設(shè)定為 10 MHz，預(yù)計(jì)對(duì)時(shí)鐘抖動(dòng) SNR 無(wú)影響。然后，通過(guò)增加輸入頻率至 SNR 主要為抖動(dòng)限制的頻率，確定每個(gè) ADC 的孔徑抖動(dòng)。由于采樣時(shí)鐘抖動(dòng)遠(yuǎn)低于估計(jì) ADC 孔徑抖動(dòng)，因此計(jì)算應(yīng)該非常準(zhǔn)確。另外還需注意，時(shí)鐘源的輸出振幅應(yīng)會(huì)增加（但沒(méi)有多到超出 ADC 的最大額定值），從而升高時(shí)鐘信號(hào)的轉(zhuǎn)換率，直到 SNR 穩(wěn)定下來(lái)為止。
我們知道時(shí)鐘源生成器濾波后輸出的外部時(shí)鐘抖動(dòng)為 ~35 fs，因此我們可以利用測(cè)得的 SNR 結(jié)果，然后對(duì)第 1 部分（請(qǐng)參見參考文獻(xiàn) 1）中的方程式 1、2 和 3 求解孔徑抖動(dòng)值，從而計(jì)算得到 ADC 孔徑抖動(dòng)，請(qǐng)參見下面的方程式 4。表 3 列舉了每種 ADC 測(cè)得的 SNR 結(jié)果以及計(jì)算得孔徑抖動(dòng)。
表 3 測(cè)得的 SNR 和計(jì)算得抖動(dòng)
利用 ADC 孔徑抖動(dòng)和 CDCE72010 的采樣時(shí)鐘抖動(dòng)，可以計(jì)算出 ADC 的SNR，并與實(shí)際測(cè)量結(jié)果對(duì)比。使用 ADC 孔徑抖動(dòng)可以通過(guò)測(cè)得 SNR 值計(jì)算出 CDCE72010 的采樣時(shí)鐘抖動(dòng)，如表 4 所列。乍一看，預(yù)計(jì) SNR 值有些接近測(cè)得值。但是，將兩種 ADC 計(jì)算得出的采樣時(shí)鐘抖動(dòng)與 90 fs 測(cè)得值對(duì)比時(shí)，出現(xiàn)另一幅不同的場(chǎng)景，其有相當(dāng)多的不匹配。
不匹配的原因是，計(jì)算得出的孔徑抖動(dòng)是基于時(shí)鐘源生成器的快速轉(zhuǎn)換速率。CDCE72010 的 LVCMOS 輸出消除了時(shí)鐘信號(hào)的高階諧波，其有助于形成快速升降沿。圖 13 所示波形圖表明了帶通濾波器急劇降低未濾波 LVCMOS 輸出轉(zhuǎn)換速率，以及將方波轉(zhuǎn)換為正弦波的過(guò)程。
圖 13 時(shí)鐘抖動(dòng)對(duì)采樣時(shí)鐘轉(zhuǎn)換速率的影響
表 4 90-fs 時(shí)鐘抖動(dòng)的 SNR 結(jié)果
改善轉(zhuǎn)換速率的一種方法是：在 CDCE72010 的 LVCMOS 輸出和帶通濾波器之間添加一個(gè)具有相當(dāng)量增益的低噪聲 RF 放大器，參見圖 14。該放大器應(yīng)該放置于濾波器前面，這樣便可以將其對(duì)時(shí)鐘信號(hào)的噪聲影響程度限定在濾波器帶寬，而非 ADC 的時(shí)鐘輸入帶寬。由于下一個(gè)試驗(yàn)的放大器具有 21 dB 的增益，因此我們?cè)趲V波器后面增加了一個(gè)可變衰減器，旨在匹配濾波后 LVCMOS 信號(hào)到時(shí)鐘生成器濾波后輸出的轉(zhuǎn)換速率。該衰減器可防止 ADC 的時(shí)鐘輸入超出最大額定值。
評(píng)論