時域時鐘抖動分析
加入技術(shù)交流群
確定采樣時鐘抖動
如前所述，采樣時鐘抖動由時鐘的計時不準（相位噪聲）和 ADC 的窗口抖動組成。這兩個部分結(jié)合組成如下：
我們在產(chǎn)品說明書中可以找到 ADC 的孔徑口抖動 (aperture jitter)。這一值一般與時鐘振幅或轉(zhuǎn)換速率一起指定，記住這一點很重要。低時鐘振幅帶來低轉(zhuǎn)換速率，從而增加窗口抖動。
時鐘輸入抖動
時鐘鏈（振蕩器、時鐘緩沖器或 PLL）中器件的輸出抖動一般規(guī)定在某個頻率范圍內(nèi)，該頻率通常偏離于基本時鐘頻率 10 kHz 到 20 MHz（單位也可以是微微秒或者繪制成相位噪聲圖），可以將其整合到一起獲取抖動信息。但是，低端的 10kHz 和高端的 20MHz 有時并非正確的使用邊界，因為它們調(diào)試依賴于其他系統(tǒng)參數(shù)，我們將在后面進行詳細介紹。圖 6 描述了設(shè)置正確整合限制的重要性，圖中的相位噪聲圖以其每十倍頻抖動內(nèi)容覆蓋。我們可以看到，如果將下限設(shè)定為 100-Hz 或 10kHz 偏移，則產(chǎn)生的抖動便極為不同。同樣地，例如，設(shè)置上整合限制為 10 或 20MHz，可得到相比 100MHz 設(shè)置極為不同的結(jié)果。
圖 5 產(chǎn)生的 ADC SNR 受熱噪聲和時鐘抖動的限制
圖 6 每十倍頻計算得到的時鐘相位噪聲抖動影響
確定正確的整合下限
在采樣過程中，輸入信號與采樣時鐘信號混頻在一起，包括其相位噪聲。當進行輸入信號 FFT 分析時，主 FFT 容器 (bin) 集中于輸入信號。采樣信號周圍的相位噪聲（來自時鐘或輸入信號）決定了鄰近主容器的一些容器的振幅，如圖 7 所示。因此，小于 1/2 容器尺寸的偏頻的所有相位噪聲都集中于輸入信號容器中，且未增加噪聲。因此，相位噪聲整合帶寬下限應(yīng)設(shè)定為 1/2 FFT 容器尺寸。 FFT 容器尺寸計算方法如下：
為了進一步描述該點，我們利用兩個不同的FFT尺寸—131,072 和 1,048,576 點，使用 ADS54RF63 進行實驗。采樣速率設(shè)定為 122.88MSPS，而圖 8 則顯示了時鐘相位噪聲。我們將一個 6-MHz、寬帶通濾波器添加到時鐘輸入，以限制影響抖動的寬帶噪聲數(shù)量。選擇 1-GHz 輸入信號的目的是確保 SNR 減弱僅由于時鐘抖動。圖 8 表明兩個 FFT 尺寸的 1/2 容器尺寸到 40MHz 相位噪聲整合抖動結(jié)果都極為不同，而“表 1”的 SNR 測量情況也反映這種現(xiàn)象。
圖 7 近區(qū)相位噪聲決定主容器附近 FFT 容器的振幅
設(shè)置正確的整合上限
圖 6 所示相位噪聲圖抖動貢獻量為 ~360 fs，其頻率偏移為 10 到 100MHz 之間。這比 100Hz 到 10MHz 之間偏移的所有 ~194 fs 抖動貢獻值要大得多。因此，所選整合上限可極大地影響計算得到的時鐘抖動，以及預(yù)計SNR匹配實際測量的好壞程度。
要確定正確的限制，您必須記住采樣過程中非常重要的事情是：來自其他尼奎斯特區(qū)域的時鐘信號偽帶內(nèi)噪聲和雜散，正如其出現(xiàn)在輸入信號時表現(xiàn)的那樣。因此，如果時鐘輸入的相位噪聲不受頻帶限制，同時沒有高頻規(guī)律性衰減，則整合上限由變壓器（如果使用的話）帶寬和 ADC 自身的時鐘輸入設(shè)定。一些情況下，時鐘輸入帶寬可以非常大；例如，ADS54RF63 具有 ~2 GHz 的時鐘輸入帶寬，旨在允許高時鐘轉(zhuǎn)換速率的高階諧波。
若想要驗證時鐘相位噪聲是否需要整合至時鐘輸入帶寬，則需建立另一個實驗。ADS54RF63 再次工作在 122.88 MSPS，其輸入信號為 1GHz，以確保 SNR 抖動得到控制。我們利用一個 RF 放大器，生成 50MHz 到 1GHz 的寬帶白噪聲，并將其添加至采樣時鐘，如圖 9 所示。之后，我們使用幾個不同低通濾波器 (LPF) 來限制添加至時鐘信號的噪聲量。
ADS54RF63 的時鐘輸入帶寬為 ~2 GHz，但由于 RF 放大器和變壓器都具有 ~1 GHz 的 3-dB帶寬，因此有效 3-dB 時鐘輸入帶寬被降低至 ~500 MHz。“表 2”所示測得 SNR 結(jié)果證實，就本裝置而言，實際時鐘輸入帶寬約為 500MHz。圖 10 所示 FFT 對比圖進一步證實了 RF 放大器的寬帶噪聲限制了噪聲層，并降低了 SNR。
該實驗表明，時鐘相位噪聲必需非常低或者帶寬有限，較為理想的情況是通過一個很窄的帶通濾波器。否則，由系統(tǒng)時鐘帶寬設(shè)定的整合上限會極大降低 ADC 的 SNR。
結(jié)論
本文介紹了如何準確地估算采樣時鐘抖動，以及如何計算正確的上下整合邊界。
第 2 部分 介紹如何使用這種估算方法來推導 ADC 的 SNR，以及所得結(jié)果與實際測量結(jié)果的對比情況（如下）
濾波采樣時鐘測量
我們做了一個試驗，目的是檢查測得時鐘相位噪聲與提取自 ADC 測得 SNR 的時鐘抖動的匹配程度。如圖 11 所示，一個使用 Toyocom 491.52-MHz VCXO 的 TI CDCE72010 用于產(chǎn)生 122.88-MHz 采樣時鐘，同時我們利用 Agilent 的 E5052A 來對濾波相位噪聲輸出進行測量。利用一個 SNR 主要受限于采樣時鐘抖動的輸入頻率對兩種不同的 TI 數(shù)據(jù)轉(zhuǎn)換器（ADS54RF63 和 ADS5483）進行評估?？焖俑道锶~變換 (FFT) 的大小為 131000 點。
評論