解析高速PCB設(shè)計(jì)中的布線策略

差分線對的工作原理是使接收到的信號等于兩個互補(bǔ)并且彼此互為參考的信號之間的差值，因此可以極大地降低信號的電氣噪聲效應(yīng)。而單端信號的工作原理是接收信號等于信號與電源或地之間的差值，因此信號或電源系統(tǒng)上的噪聲不能被有效抵消。這就是差分信號對高速信號如此有效的原因，也是它用于快速串行總線和雙倍數(shù)據(jù)率存儲器的原因。

在差分線對中，正負(fù)兩邊都必須始終在相同的環(huán)境下沿著傳輸路徑傳送。正負(fù)兩邊必須緊靠在一起，以使正負(fù)信號經(jīng)由這些信號上相應(yīng)點(diǎn)的電磁場而彼此耦合。差分線對是對稱的，因此它們的環(huán)境也必須對稱。當(dāng)然，完美的對稱是不可能實(shí)現(xiàn)的，因?yàn)橹辽俅嬖谥叽绻?。但設(shè)計(jì)師如果遵循一些基本規(guī)則還是可以獲得接近理想的最佳差分信號結(jié)果。

建議

確保信號同一時間出現(xiàn)在每條線路的同一點(diǎn)上。要使走線的各段等長，如圖中相同的字母表示的那樣。如果差分線對帶有串聯(lián)端接電阻或共模濾波器，那么這些器件到差分驅(qū)動器正負(fù)兩端引腳的連接距離應(yīng)該是相等的。

最好按點(diǎn)到點(diǎn)布線，在任何情況下都要讓分支線或支路（圖中的C）保持在0.6Tr英寸以內(nèi)，這里Tr指驅(qū)動器輸出上升時間。圖中的A和E要盡可能使用相同的長度限制規(guī)則。

采用現(xiàn)場解決工具（field solver）設(shè)計(jì)走線間隔，這樣可以方便地獲得偶模和奇模阻抗值。50歐姆的電路板并不意味著偶模、奇?；虿罘痔卣髯杩挂彩?0歐姆。

如果為了終止某個差分信號而將它端接到地或參考電壓，就應(yīng)考慮應(yīng)害噪聲著雜環(huán)境的影響被奇模阻抗。

還應(yīng)考慮端接偶?；蚬材＃ㄅ寄Ｖ档囊话耄┮越K止有害噪聲。

如果在兩條線間端接，應(yīng)考慮差模阻抗（奇模阻抗的兩倍）。

記住，只有在差分線對緊密耦合時，來自同一個源的輻射噪聲才能被有效抑制，因?yàn)橹挥挟?dāng)走線彼此靠得非常近時，周圍的電磁場才可能接近相同。

延長走線長度以便補(bǔ)償互補(bǔ)輸出信號之間的任何偏移都要在靠近驅(qū)動器處進(jìn)行。

盡可能只以差分方式延長走線長度，記住左右彎曲的數(shù)量和風(fēng)格應(yīng)該保持平衡。

圖：在差分線對中，正負(fù)兩邊都必須始終在相同的環(huán)境下沿著傳輸路徑傳送。

避免

用單端特征阻抗代替奇模和偶模阻抗作為終端阻抗：緊密耦合的差分線對是專門針對互補(bǔ)信號設(shè)計(jì)的。

只是保證走線總長度相等，而不是確保走線的每一段都相等。

差分線對的布線跨越電源或地平面的間隙。

在使用自動布線工具時忘記定義差分線對，這樣只能得到單端布線。

讓測試工程師在差分線對每一邊的不同位置增加測試焊盤。測試焊盤相當(dāng)于高阻抗器件的輸入，因此很容易使差分線對失去平衡。

其它信號的布線過于平行地接近差分線對，或正好在下面或上面的另一層上，它們產(chǎn)生的串?dāng)_可能讓差分信號失去平衡。

在不相關(guān)的電源或地平面（例如單獨(dú)的模擬電源平面）的上面或下面布線差分線對。

忘了考慮板外連接去向。在利用仿真檢查目標(biāo)電路時，系統(tǒng)中其它板上的連接器、電纜和差分拓?fù)涠紤?yīng)被建模。

被探針或測試設(shè)備的寄生電感和電容所蒙蔽。如果在差分線對的一邊放置一個探針，很可能會致使差分線對失去平衡，這時的測量很容易被誤導(dǎo)，設(shè)備也很可能在這種測試情況下出現(xiàn)假故障。