一文看懂高大上的芯片設(shè)計和生產(chǎn)流程

　　分層施工，逐曾架構(gòu)

　　知道 IC 的構(gòu)造后，接下來要介紹該如何制作。試想一下，如果要以油漆噴罐做精細(xì)作圖時，我們需先割出圖形的遮蓋板，蓋在紙上。接著再將油漆均勻地噴在紙上，待油漆乾后，再將遮板拿開。不斷的重復(fù)這個步驟后，便可完成整齊且復(fù)雜的圖形。制造 IC 就是以類似的方式，藉由遮蓋的方式一層一層的堆疊起來。

　　制作 IC 時，可以簡單分成以上 4 種步驟。雖然實際制造時，制造的步驟會有差異，使用的材料也有所不同，但是大體上皆采用類似的原理。這個流程和油漆作畫有些許不同，IC 制造是先涂料再加做遮蓋，油漆作畫則是先遮蓋再作畫。以下將介紹各流程。

　　金屬濺鍍：將欲使用的金屬材料均勻灑在晶圓片上，形成一薄膜。

　　涂布光阻：先將光阻材料放在晶圓片上，透過光罩(光罩原理留待下次說明)，將光束打在不要的部分上，破壞光阻材料結(jié)構(gòu)。接著，再以化學(xué)藥劑將被破壞的材料洗去。

　　蝕刻技術(shù)：將沒有受光阻保護(hù)的硅晶圓，以離子束蝕刻。

　　光阻去除：使用去光阻液皆剩下的光阻溶解掉，如此便完成一次流程。

　　最后便會在一整片晶圓上完成很多 IC 芯片，接下來只要將完成的方形 IC 芯片剪下，便可送到封裝廠做封裝，至于封裝廠是什么東西?就要待之后再做說明啰。

　　各種尺寸晶圓的比較

　　主要晶圓代工廠有：

　　中芯國際、三星、SK海力士、華潤微電子、華虹宏力、英特爾、臺積電(臺灣)、華力微電子、西安微電子、和艦科技、聯(lián)電(臺灣)、力晶(臺灣)、武漢新芯、士蘭微、先進(jìn)半導(dǎo)體等。

　　納米制程是什么?

　　三星以及臺積電在先進(jìn)半導(dǎo)體制程打得相當(dāng)火熱，彼此都想要在晶圓代工中搶得先機(jī)以爭取訂單，幾乎成了 14 納米與 16 納米之爭，然而 14 納米與 16 納米這兩個數(shù)字的究竟意義為何，指的又是哪個部位?而在縮小制程后又將來帶來什么好處與難題?以下我們將就納米制程做簡單的說明。

　　納米到底有多細(xì)微?

　　在開始之前，要先了解納米究竟是什么意思。在數(shù)學(xué)上，納米是 0.000000001 公尺，但這是個相當(dāng)差的例子，畢竟我們只看得到小數(shù)點后有很多個零，卻沒有實際的感覺。如果以指甲厚度做比較的話，或許會比較明顯。

　　用尺規(guī)實際測量的話可以得知指甲的厚度約為 0.0001 公尺(0.1 毫米)，也就是說試著把一片指甲的側(cè)面切成 10 萬條線，每條線就約等同于 1 納米，由此可略為想像得到 1 納米是何等的微小了。

　　知道納米有多小之后，還要理解縮小制程的用意，縮小電晶體的最主要目的，就是可以在更小的芯片中塞入更多的電晶體，讓芯片不會因技術(shù)提升而變得更大;其次，可以增加處理器的運(yùn)算效率;再者，減少體積也可以降低耗電量;最后，芯片體積縮小后，更容易塞入行動裝置中，滿足未來輕薄化的需求。

　　再回來探究納米制程是什么，以 14 納米為例，其制程是指在芯片中，線最小可以做到 14 納米的尺寸，下圖為傳統(tǒng)電晶體的長相，以此作為例子?？s小電晶體的最主要目的就是為了要減少耗電量，然而要縮小哪個部分才能達(dá)到這個目的?左下圖中的 L 就是我們期望縮小的部分。藉由縮小閘極長度，電流可以用更短的路徑從 Drain 端到 Source 端(有興趣的話可以利用 Google 以 MOSFET 搜尋，會有更詳細(xì)的解釋)。

　　此外，電腦是以 0 和 1 作運(yùn)算，要如何以電晶體滿足這個目的呢?做法就是判斷電晶體是否有電流流通。當(dāng)在 Gate 端(綠色的方塊)做電壓供給，電流就會從 Drain 端到 Source 端，如果沒有供給電壓，電流就不會流動，這樣就可以表示 1 和 0。(至于為什么要用 0 和 1 作判斷，有興趣的話可以去查布林代數(shù)，我們是使用這個方法作成電腦的)

　　尺寸縮小有其物理限制

　　不過，制程并不能無限制的縮小，當(dāng)我們將電晶體縮小到 20 納米左右時，就會遇到量子物理中的問題，讓電晶體有漏電的現(xiàn)象，抵銷縮小 L 時獲得的效益。作為改善方式，就是導(dǎo)入 FinFET(Tri-Gate)這個概念，如右上圖。在 Intel 以前所做的解釋中，可以知道藉由導(dǎo)入這個技術(shù)，能減少因物理現(xiàn)象所導(dǎo)致的漏電現(xiàn)象。

　　更重要的是，藉由這個方法可以增加 Gate 端和下層的接觸面積。在傳統(tǒng)的做法中(左上圖)，接觸面只有一個平面，但是采用 FinFET(Tri-Gate)這個技術(shù)后，接觸面將變成立體，可以輕易的增加接觸面積，這樣就可以在保持一樣的接觸面積下讓 Source-Drain 端變得更小，對縮小尺寸有相當(dāng)大的幫助。

　　最后，則是為什么會有人說各大廠進(jìn)入 10 納米制程將面臨相當(dāng)嚴(yán)峻的挑戰(zhàn)，主因是 1 顆原子的大小大約為 0.1 納米，在 10 納米的情況下，一條線只有不到 100 顆原子，在制作上相當(dāng)困難，而且只要有一個原子的缺陷，像是在制作過程中有原子掉出或是有雜質(zhì)，就會產(chǎn)生不知名的現(xiàn)象，影響產(chǎn)品的良率。

　　如果無法想像這個難度，可以做個小實驗。在桌上用 100 個小珠子排成一個 10×10 的正方形，并且剪裁一張紙蓋在珠子上，接著用小刷子把旁邊的的珠子刷掉，最后使他形成一個 10×5 的長方形。這樣就可以知道各大廠所面臨到的困境，以及達(dá)成這個目標(biāo)究竟是多么艱巨。

　　隨著三星以及臺積電在近期將完成 14 納米、16 納米 FinFET 的量產(chǎn)，兩者都想爭奪 Apple 下一代的 iPhone 芯片代工，我們將看到相當(dāng)精彩的商業(yè)競爭，同時也將獲得更加省電、輕薄的手機(jī)，要感謝摩爾定律所帶來的好處呢。

　　告訴你什么是封裝

　　經(jīng)過漫長的流程，從設(shè)計到制造，終于獲得一顆 IC 芯片了。然而一顆芯片相當(dāng)小且薄，如果不在外施加保護(hù)，會被輕易的刮傷損壞。此外，因為芯片的尺寸微小，如果不用一個較大尺寸的外殼，將不易以人工安置在電路板上。

　　因此，接下來要針對封裝加以描述介紹：

　　目前常見的封裝有兩種，一種是電動玩具內(nèi)常見的，黑色長得像蜈蚣的 DIP 封裝，另一為購買盒裝 CPU 時常見的 BGA 封裝。至于其他的封裝法，還有早期 CPU 使用的 PGA(Pin Grid Array;Pin Grid Array)或是 DIP 的改良版 QFP(塑料方形扁平封裝)等。

　　因為有太多種封裝法，以下將對 DIP 以及 BGA 封裝做介紹：

　　傳統(tǒng)封裝，歷久不衰

　　首先要介紹的是雙排直立式封裝(Dual Inline Package;DIP)，從下圖可以看到采用此封裝的 IC 芯片在雙排接腳下，看起來會像條黑色蜈蚣，讓人印象深刻，此封裝法為最早采用的 IC 封裝技術(shù)，具有成本低廉的優(yōu)勢，適合小型且不需接太多線的芯片。但是，因為大多采用的是塑料，散熱效果較差，無法滿足現(xiàn)行高速芯片的要求。因此，使用此封裝的，大多是歷久不衰的芯片，如下圖中的 OP741，或是對運(yùn)作速度沒那么要求且芯片較小、接孔較少的 IC 芯片。

　　▲ 左圖的 IC 芯片為 OP741，是常見的電壓放大器。

　　▲ 右圖為它的剖面圖，這個封裝是以金線將芯片接到金屬接腳(Leadframe)

　　至于球格陣列(Ball Grid Array，BGA)封裝，和 DIP 相比封裝體積較小，可輕易的放入體積較小的裝置中。此外，因為接腳位在芯片下方，和 DIP 相比，可容納更多的金屬接腳。相當(dāng)適合需要較多接點的芯片。然而，采用這種封裝法成本較高且連接的方法較復(fù)雜，因此大多用在高單價的產(chǎn)品上。

　　▲ 左圖為采用 BGA 封裝的芯片。右圖為使用覆晶封裝的 BGA 示意圖

　　行動裝置興起，新技術(shù)躍上舞臺

　　然而，使用以上這些封裝法，會耗費(fèi)掉相當(dāng)大的體積。像現(xiàn)在的行動裝置、穿戴裝置等，需要相當(dāng)多種元件，如果各個元件都獨(dú)立封裝，組合起來將耗費(fèi)非常大的空間，因此目前有兩種方法，可滿足縮小體積的要求，分別為 SoC(System On Chip)以及 SiP(System In Packet)。

　　在智慧型手機(jī)剛興起時，在各大財經(jīng)雜志上皆可發(fā)現(xiàn) SoC 這個名詞，然而 SoC 究竟是什么東西?簡單來說，就是將原本不同功能的 IC，整合在一顆芯片中。藉由這個方法，不單可以縮小體積，還可以縮小不同 IC 間的距離，提升芯片的計算速度。至于制作方法，便是在 IC 設(shè)計階段時，將各個不同的 IC 放在一起，再透過先前介紹的設(shè)計流程，制作成一張光罩。

　　然而，SoC 并非只有優(yōu)點，要設(shè)計一顆 SoC 需要相當(dāng)多的技術(shù)配合。IC 芯片各自封裝時，各有封裝外部保護(hù)，且 IC 與 IC 間的距離較遠(yuǎn)，比較不會發(fā)生交互干擾的情形。但是，當(dāng)將所有 IC 都包裝在一起時，就是噩夢的開始。IC 設(shè)計廠要從原先的單純設(shè)計 IC，變成了解并整合各個功能的 IC，增加工程師的工作量。此外，也會遇到很多的狀況，像是通訊芯片的高頻訊號可能會影響其他功能的 IC 等情形。

　　此外，SoC 還需要獲得其他廠商的 IP(intellectual property)授權(quán)，才能將別人設(shè)計好的元件放到 SoC 中。因為制作 SoC 需要獲得整顆 IC 的設(shè)計細(xì)節(jié)，才能做成完整的光罩，這同時也增加了 SoC 的設(shè)計成本?；蛟S會有人質(zhì)疑何不自己設(shè)計一顆就好了呢?因為設(shè)計各種 IC 需要大量和該 IC 相關(guān)的知識，只有像 Apple 這樣多金的企業(yè)，才有預(yù)算能從各知名企業(yè)挖角頂尖工程師，以設(shè)計一顆全新的 IC，透過合作授權(quán)還是比自行研發(fā)劃算多了。

　　折衷方案，SiP 現(xiàn)身

　　作為替代方案，SiP 躍上整合芯片的舞臺。和 SoC 不同，它是購買各家的 IC，在最后一次封裝這些 IC，如此便少了 IP 授權(quán)這一步，大幅減少設(shè)計成本。此外，因為它們是各自獨(dú)立的 IC，彼此的干擾程度大幅下降。

　　▲ Apple Watch 采用 SiP 技術(shù)將整個電腦架構(gòu)封裝成一顆芯片，不單滿足期望的效能還縮小體積，讓手錶有更多的空間放電池

　　采用 SiP 技術(shù)的產(chǎn)品，最著名的非 Apple Watch 莫屬。因為 Watch 的內(nèi)部空間太小，它無法采用傳統(tǒng)的技術(shù)，SoC 的設(shè)計成本又太高，SiP 成了首要之選。藉由 SiP 技術(shù)，不單可縮小體積，還可拉近各個 IC 間的距離，成為可行的折衷方案。下圖便是 Apple Watch 芯片的結(jié)構(gòu)圖，可以看到相當(dāng)多的 IC 包含在其中。

　　▲ Apple Watch 中采用 SiP 封裝的 S1 芯片內(nèi)部配置圖

　　完成封裝后，便要進(jìn)入測試的階段，在這個階段便要確認(rèn)封裝完的 IC 是否有正常的運(yùn)作，正確無誤之后便可出貨給組裝廠，做成我們所見的電子產(chǎn)品。至此，半導(dǎo)體產(chǎn)業(yè)便完成了整個生產(chǎn)的任務(wù)。

　　主要的半導(dǎo)體封測廠有：

　　安靠、長電科技、通富微電、日月光、力成、南茂、頎邦、矽品、海太半導(dǎo)體等。