專(zhuān)家來(lái)答混合信號(hào)PCB設(shè)計(jì)問(wèn)題

1、 在數(shù)字和模擬并存的系統(tǒng)中，我看到過(guò)有2種處理方法，一個(gè)是數(shù)字地和模擬地分開(kāi)，比如在地層，數(shù)字地是獨(dú)立地一塊，模擬地獨(dú)立一塊，單點(diǎn)用銅皮或FB磁珠連接，而電源不分開(kāi);另一種是模擬電源和數(shù)字電源分開(kāi)用FB連接，而地是統(tǒng)一地地。請(qǐng)問(wèn)這兩種方法效果是否一樣?

答：應(yīng)該說(shuō)從原理上講是一樣的。因?yàn)殡娫春偷貙?duì)高頻信號(hào)是等效的。區(qū)分模擬和數(shù)字部分的目的是為了抗干擾，主要是數(shù)字電路對(duì)模擬電路的干擾。但是，分割可能造成信號(hào)回流路徑不完整，影響數(shù)字信號(hào)的信號(hào)質(zhì)量，影響系統(tǒng)EMC質(zhì)量。因此，無(wú)論分割哪個(gè)平面，要看這樣作，信號(hào)回流路徑是否被增大，回流信號(hào)對(duì)正常工作信號(hào)干擾有多大?，F(xiàn)在也有一些混合設(shè)計(jì)，不分電源和地，在布局時(shí)，按照數(shù)字部分、模擬部分分開(kāi)布局布線(xiàn)，避免出現(xiàn)跨區(qū)信號(hào)。

2、 我的PCB設(shè)計(jì)中位于多通道12_bitCCD模擬視頻信號(hào)采樣電路布局區(qū)域內(nèi)的多個(gè)模擬多路器與模擬開(kāi)關(guān)的CMOS驅(qū)動(dòng)信號(hào)必須跨越多片ADC下的數(shù)字模擬分割，(在不同的位置用幾個(gè)0歐姆電阻對(duì)數(shù)字模擬地短接)此時(shí)的信號(hào)端接方式：國(guó)外樣板采用源端120R，負(fù)載端采用1個(gè)5K電阻對(duì)2或4個(gè)TTL兼容的COMS負(fù)載對(duì)地進(jìn)行端接，這些走線(xiàn)寬6mil,長(zhǎng)4inch左右，領(lǐng)近的敷銅層間距大概在5-8mil之間。這是否與120歐姆源匹配阻抗有出入，而且5K電阻的存在是否還會(huì)導(dǎo)致驅(qū)動(dòng)電流的增加，加大數(shù)字對(duì)模擬部分的干擾,如果當(dāng)多個(gè)receiver間距離較遠(yuǎn)如0.8inch時(shí)這個(gè)5K電阻的位置該如何調(diào)整，或是需要改變匹配方式。如果上述匹配方式正確，那么應(yīng)該怎樣計(jì)算并如何看待違反設(shè)計(jì)規(guī)則的跨越分割布線(xiàn)。

答：對(duì)跨分割信號(hào)，用0歐姆電阻對(duì)數(shù)字模擬地短接不如信號(hào)用平行地線(xiàn)包夾或使用旁路電容更好。源端采用120歐串阻很少見(jiàn)，這個(gè)驅(qū)動(dòng)信號(hào)是電壓驅(qū)動(dòng)的數(shù)字信號(hào)嗎?是不是有功率要求才作這種端接處理?如果實(shí)在是電壓有效的數(shù)字信號(hào)，那需要仿真模型仿真來(lái)估算匹配的位置和大小。

3、 現(xiàn)代高速PCB設(shè)計(jì)中，為了保證信號(hào)的完整性，常常需要對(duì)器件的輸入或輸出端進(jìn)行端接。請(qǐng)問(wèn)端接的方式有哪些?采用端接的方式是由什么因素決定的?有什么規(guī)則?希望專(zhuān)家對(duì)此能給予詳細(xì)的答復(fù)或告知哪里可以找到解決這些問(wèn)題的資料。

答：端接(terminal),也稱(chēng)匹配。一般按照匹配位置分有源端匹配和終端匹配。其中源端匹配一般為電阻串聯(lián)匹配，終端匹配一般為并聯(lián)匹配，方式比較多，有電阻上拉，電阻下拉，戴維南匹配，AC匹配，肖特基二極管匹配。匹配采用方式一般由BUFFER特性，拓普情況，電平種類(lèi)和判決方式來(lái)決定，也要考慮信號(hào)占空比，系統(tǒng)功耗等。數(shù)字電路最關(guān)鍵的是時(shí)序問(wèn)題，加匹配的目的是改善信號(hào)質(zhì)量，在判決時(shí)刻得到可以確定的信號(hào)。對(duì)于電平有效信號(hào)，在保證建立、保持時(shí)間的前提下，信號(hào)質(zhì)量穩(wěn)定;對(duì)延有效信號(hào)，在保證信號(hào)延單調(diào)性前提下，信號(hào)變化延速度滿(mǎn)足要求。Mentor ICX產(chǎn)品教材中有關(guān)于匹配的一些資料。另外《High Speed Digital design a hand book of blackmagic》有一章專(zhuān)門(mén)對(duì)terminal的講述，從電磁波原理上講述匹配對(duì)信號(hào)完整性的作用，相信在閱讀后，對(duì)匹配的理解會(huì)更加透徹。

4、 在當(dāng)今無(wú)線(xiàn)通信設(shè)備中，射頻部分往往采用小型化的室外單元結(jié)構(gòu)，因而體積結(jié)構(gòu)收到很大限制，因而室外單元的射頻部分，中頻部分，乃至對(duì)室外單元進(jìn)行監(jiān)控的低頻電路部分往往采用部署在同一PCB上，請(qǐng)問(wèn)對(duì)這樣的PCB在材質(zhì)上有何要求，如何防止射頻，中頻乃至低頻電路互相之間的干擾，mentor在這方面有無(wú)解決方案。

答：混合電路設(shè)計(jì)是一個(gè)很大的問(wèn)題。很難有一個(gè)完美的解決方案。一般射頻電路在系統(tǒng)中都作為一個(gè)獨(dú)立的單板進(jìn)行布局布線(xiàn)，甚至?xí)袑?zhuān)門(mén)的屏蔽腔體。而且射頻電路一般為單面或雙面板，電路較為簡(jiǎn)單，所有這些都是為了減少對(duì)射頻電路分布參數(shù)的影響，提高射頻系統(tǒng)的一致性。相對(duì)于一般的FR4材質(zhì)，射頻電路板傾向與采用高Q值的基材，這種材料的介電常數(shù)比較小，傳輸線(xiàn)分布電容較小，阻抗高，信號(hào)傳輸時(shí)延小。在混合電路設(shè)計(jì)中，雖然射頻，數(shù)字電路做在同一塊PCB上，但一般都分成射頻電路區(qū)和數(shù)字電路區(qū)，分別布局布線(xiàn)。之間用接地過(guò)孔帶和屏蔽盒屏蔽。 Mentor的板級(jí)系統(tǒng)設(shè)計(jì)軟件，除了基本的電路設(shè)計(jì)功能外，還有專(zhuān)門(mén)的RF設(shè)計(jì)模塊。在RF原理圖設(shè)計(jì)模塊中，提供參數(shù)化的器件模型，并且提供和EESOFT等射頻電路分析仿真工具的雙向接口;在RF LAYOUT模塊中，提供專(zhuān)門(mén)用于射頻電路布局布線(xiàn)的圖案編輯功能，也有和EESOFT等射頻電路分析仿真工具的雙向接口，對(duì)于分析仿真后的結(jié)果可以反標(biāo)回原理圖和PCB。同時(shí)，利用Mentor軟件的設(shè)計(jì)管理功能，可以方便的實(shí)現(xiàn)設(shè)計(jì)復(fù)用，設(shè)計(jì)派生，和協(xié)同設(shè)計(jì)。大大加速混合電路設(shè)計(jì)進(jìn)程。手機(jī)板是典型的混合電路設(shè)計(jì)，很多大型手機(jī)設(shè)計(jì)制造商都利用Mentor加安杰倫的eesoft作為設(shè)計(jì)平臺(tái)。

5、 如何更好的避免高頻部分可能對(duì)系統(tǒng)造成的影響?比如206M的CPU,100M以上的SDRAM等，在布局、布線(xiàn)中如何處理才能保證50M以上信號(hào)的穩(wěn)定性?

答：高速數(shù)字信號(hào)布線(xiàn)，關(guān)鍵是減小傳輸線(xiàn)對(duì)信號(hào)質(zhì)量的影響。因此，100M以上的高速信號(hào)布局時(shí)要求信號(hào)走線(xiàn)盡量短。數(shù)字電路中，高速信號(hào)是用信號(hào)上升延時(shí)間來(lái)界定的。而且，不同種類(lèi)的信號(hào)(如TTL,GTL,LVTTL)，確保信號(hào)質(zhì)量的方法不一樣。

6、 有一個(gè)問(wèn)題請(qǐng)教，在一塊12層PCb板上，有三個(gè)電源層2.2v，3.3v,5v，將三個(gè)電源各作在一層，沒(méi)有問(wèn)題， 地線(xiàn)該如何處理，是與電源一一對(duì)應(yīng)，還是使用一個(gè)層，另外兩個(gè)地線(xiàn)層只不過(guò)作為結(jié)構(gòu)層而已。

答：一般說(shuō)來(lái)，三個(gè)電源分別做在三層，對(duì)信號(hào)質(zhì)量比較好。因?yàn)椴淮罂赡艹霈F(xiàn)信號(hào)跨平面層分割現(xiàn)象?？绶指钍怯绊懶盘?hào)質(zhì)量很關(guān)鍵的一個(gè)因素，而仿真軟件一般都忽略了它。對(duì)于電源層和地層，對(duì)高頻信號(hào)來(lái)說(shuō)都是等效的。在實(shí)際中，除了考慮信號(hào)質(zhì)量外，電源平面耦合(利用相鄰地平面降低電源平面交流阻抗)，層疊對(duì)稱(chēng)，都是需要考慮的因素。

7、對(duì)于全數(shù)字信號(hào)的PCB，板上有一個(gè)80MHz的鐘源。除了采用絲網(wǎng)(接地)外，為了保證有足夠的驅(qū)動(dòng)能力，還應(yīng)該采用什么樣的電路進(jìn)行保護(hù)。另外如果用單獨(dú)的時(shí)鐘信號(hào)板，一般采用什么樣的接口，來(lái)保證時(shí)鐘信號(hào)的傳輸受到的影響小。

答：1，什么是絲網(wǎng)(接地)?是不是鋪網(wǎng)格銅?2，確保時(shí)鐘的驅(qū)動(dòng)能力，不應(yīng)該通過(guò)保護(hù)實(shí)現(xiàn)，一般采用時(shí)鐘驅(qū)動(dòng)芯片。一般擔(dān)心時(shí)鐘驅(qū)動(dòng)能力，是因?yàn)槎鄠€(gè)時(shí)鐘負(fù)載造成。采用時(shí)鐘驅(qū)動(dòng)芯片，將一個(gè)時(shí)鐘信號(hào)變成幾個(gè)，采用點(diǎn)到點(diǎn)的連接。選擇驅(qū)動(dòng)芯片，除了保證與負(fù)載基本匹配，信號(hào)沿滿(mǎn)足要求(一般時(shí)鐘為沿有效信號(hào))，在計(jì)算系統(tǒng)時(shí)序時(shí)，要算上時(shí)鐘在驅(qū)動(dòng)芯片內(nèi)時(shí)延。3，時(shí)鐘信號(hào)越短，傳輸線(xiàn)效應(yīng)越小。采用單獨(dú)的時(shí)鐘信號(hào)板，會(huì)增加信號(hào)布線(xiàn)長(zhǎng)度。而且單板的接地供電也是問(wèn)題。如果要長(zhǎng)距離傳輸，建議采用差分信號(hào)。LVDS信號(hào)可以滿(mǎn)足驅(qū)動(dòng)能力要求，不過(guò)您的時(shí)鐘不是太快，沒(méi)有必要。

8、同一個(gè)芯片，有1個(gè)2.8V的數(shù)字電源輸入，還有一個(gè)2.8V的模擬電源。能不能通過(guò)電感把兩者連起來(lái)，共用一個(gè)LDO。就像數(shù)字地和模擬地連接在一起一樣。另：0歐姆的電阻是干什么用的，能不能和電感互換?

答：一般情況下是可以共用LDO的，經(jīng)典的是pi濾波(不是用電感直接相連);但如果芯片本身對(duì)數(shù)字、模擬電源的隔離度要求很高，以致PI濾波不能滿(mǎn)足要求的話(huà)則分別由不同的LDO供電。0ohm電阻一般用于冗余或可選設(shè)計(jì)，類(lèi)似跳線(xiàn)器的作用，如果不考慮寄生的話(huà)是沒(méi)有電感的，不能起到濾波作用，因此不能和電感互換。

9、我想知道業(yè)界在模數(shù)混合信號(hào)的設(shè)計(jì)驗(yàn)證方面流程。據(jù)我理解，設(shè)計(jì)驗(yàn)證在設(shè)計(jì)流程中具有舉足輕重的作用，直接會(huì)影響到芯片最終的成敗。設(shè)計(jì)驗(yàn)證分為不同的級(jí)別，如系統(tǒng)級(jí)驗(yàn)證、電路模塊級(jí)驗(yàn)證、模數(shù)混合仿真和最后的物理驗(yàn)證或者后仿真。設(shè)計(jì)驗(yàn)證工程師如何能夠保證系統(tǒng)驗(yàn)證與最后的版圖級(jí)驗(yàn)證的一致性?之所以這樣問(wèn)是因?yàn)?，不同的抽象?jí)別仿真時(shí)付出的時(shí)間代價(jià)是不一樣的，可以說(shuō)差距是巨大的，系統(tǒng)級(jí)抽象級(jí)別比較高，系統(tǒng)仿真可以在很短的時(shí)間內(nèi)完成，但是到了版圖級(jí)的驗(yàn)證，幾乎沒(méi)有辦法做整個(gè)芯片的后仿真。而如果不做整個(gè)芯片的后仿真，就無(wú)法有效的保證系統(tǒng)仿真與最終芯片實(shí)現(xiàn)之間的一致性。我不知道業(yè)界比較流行的做法是怎樣的。我想知道的是一種脫離使用工具的通用流程。

答：這是一個(gè)非常好的問(wèn)題,很專(zhuān)業(yè)。如你所說(shuō),不同的抽象級(jí)別仿真時(shí)付出的時(shí)間代價(jià)是不一樣的,有一個(gè)甚至幾個(gè)數(shù)量級(jí)的時(shí)間差異是很正常的。因?yàn)殡S著數(shù)據(jù)量的增加,驗(yàn)證的計(jì)算量是指數(shù)增加的。 那么到了芯片后仿真時(shí),特別是針對(duì)全芯片時(shí),寄生RC參數(shù)的數(shù)據(jù)量會(huì)比原來(lái)的器件和結(jié)點(diǎn)數(shù)量增加很多, 這時(shí)候的計(jì)算量就多得驚人,即使有很好的硬件設(shè)施作支持,一次驗(yàn)證跑上幾個(gè)月甚至更久都是很常見(jiàn)的. 這時(shí)候,為了解決這個(gè)問(wèn)題,通常的作法是這樣的： 1、用fast-spice級(jí)別的仿真器代替spice級(jí)別的仿真器,即以犧牲一點(diǎn)精度換來(lái)更大的容量和速度;2、讓Digital的模塊成為真正的Digital. 早期的數(shù)?；旌险w驗(yàn)證時(shí),因?yàn)轵?yàn)證工具的局限性,往往是把數(shù)字電路的gate-level也當(dāng)成transistor-level來(lái)跑。這樣的好處是流程簡(jiǎn)單,工具單一.但是缺點(diǎn)也很明顯.加大了計(jì)算量,并且把更多的計(jì)算量放在到不是很需要的數(shù)字電路部分。(因?yàn)閿?shù)模混合電路往往是數(shù)字部分比模擬部分多)即使可以調(diào)低一些數(shù)字電路部分的精度,那也是很大的資源浪費(fèi)?，F(xiàn)在的趨勢(shì)是在提取版圖時(shí),數(shù)字部分仍然是提成gate-level,利用真正的數(shù)模混合信號(hào)仿真器來(lái)進(jìn)行仿真。 3、把模擬部分抽象成高級(jí)別的AMS.這個(gè)對(duì)驗(yàn)證效率的提升極大。其實(shí)很多IP也是利用AMS來(lái)進(jìn)行整體驗(yàn)證的。

10、我想用模擬電路來(lái)解一個(gè)4階微分方程用于實(shí)時(shí)控制，這樣速度比較快。具體就是把MCU計(jì)算出的待積分信號(hào)通過(guò)D/A引入模擬積分器，積分的結(jié)果在通過(guò)A/D回送入MCU進(jìn)行控制，不知這樣是否可行，主要考慮精度和干擾方面。如果可行您能否推薦一款積分芯片，還是我自己搭積分電路?如果把整個(gè)系統(tǒng)包括加法器，乘法器都設(shè)計(jì)成模擬芯片是不是可行，有什么要注意的?

答：看起來(lái)好象是可行的.也許你可以用MATLAB先試試方案.因?yàn)槲也涣私饩唧w細(xì)節(jié),所以沒(méi)辦法向你推薦具體的做法。你可以到網(wǎng)上搜搜看有沒(méi)有符合你具體要求的積分芯片,如果有的話(huà),還是用現(xiàn)成的吧,自己搭電路太麻煩了，并且不能保證性能。一般來(lái)說(shuō)會(huì)認(rèn)為加法器乘法器用數(shù)字電路來(lái)實(shí)現(xiàn),如果要整合在一起做一個(gè)混合芯片也算是常見(jiàn)。提醒一下,這些工作不太可能由一個(gè)人獨(dú)立完成.如果想驗(yàn)證系統(tǒng)可行性,可以考慮先用AMS跑跑仿真吧。