比官方宣傳還猛！臺積電5nm晶體管密度比7nm提高88％

一般來說,官方宣傳數(shù)據(jù)都是最理想的狀態(tài),有時候還會摻雜一些水分,但是你見過實(shí)測比官方數(shù)字更漂亮的嗎?

臺積電已在本月開始5nm工藝的試產(chǎn),第二季度內(nèi)投入規(guī)模量產(chǎn),蘋果A14、華為麒麟1020、AMD Zen 4等處理器都會使用它,而且消息稱初期產(chǎn)能已經(jīng)被客戶完全包圓,尤其是蘋果占了最大頭。

臺積電尚未公布5nm工藝的具體指標(biāo),只知道會大規(guī)模集成EUV極紫外光刻技術(shù),不過在一篇論文中披露了一張晶體管結(jié)構(gòu)側(cè)視圖。

WikiChips經(jīng)過分析后估計,臺積電5nm的柵極間距為48nm,金屬間距則是30nm,鰭片間距25-26nm,單元高度約為180nm,照此計算,臺積電5nm的晶體管密度將是每平方毫米1.713億個。

相比于初代7nm的每平方毫米9120萬個,這一數(shù)字增加了足足88%,而臺積電官方宣傳的數(shù)字是84%。

雖然這些年摩爾定律漸漸失效,雖然臺積電的工藝經(jīng)常面臨質(zhì)疑,但不得不佩服臺積電的推進(jìn)速度,要知道16nm工藝量產(chǎn)也只是不到5年前的事情,那時候的晶體管密度才不過每平方毫米2888萬個,5nm已經(jīng)是它的幾乎六倍!

另外,臺積電10nm工藝的晶體管密度為每平方毫米5251萬個,5nm是它的近3.3倍。