<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > 在臺積電奮力沖刺5nm量產(chǎn)之時,三星緣何突然松了油門?

          在臺積電奮力沖刺5nm量產(chǎn)之時,三星緣何突然松了油門?

          作者: 時間:2020-09-07 來源:蜀山熊貓 收藏

          明年將是5nm制程的大年,在的5nm良率爬升再破記錄,并且擴(kuò)產(chǎn)也進(jìn)入了實(shí)質(zhì)性階段之時,卻將他們的EUV光刻機(jī)資源幾乎都分給了存儲芯片的制造,讓人不禁疑惑,這是打算減緩5nm規(guī)模量產(chǎn)的步伐了?

          本文引用地址:http://www.ex-cimer.com/article/202009/418064.htm

          高歌猛進(jìn)的

          在前陣舉辦的第26屆線上技術(shù)研討會上,除了7nm的增產(chǎn)計(jì)劃,以及3nm的投產(chǎn)計(jì)劃外,特別提到了他們5nm 缺陷密度提升數(shù)據(jù),其提升趨勢已經(jīng)超過了7nm時的同期水準(zhǔn)。


          • 缺陷密度:

          D0=缺陷密度(Defect Density)指的是:晶圓表面每平方厘米(cm2)上的缺陷個數(shù)。

          這是芯片制造中影響良品率的關(guān)鍵指標(biāo),一些公開資料里表示其對于良率的影響權(quán)重超過了20%。因?yàn)榫A表面的缺陷一般是隨機(jī)的,出現(xiàn)在哪是看它心情的,如果恰好不在芯片電路區(qū)域,那么皆大歡喜,不會影響到良率。

          由于良率一般都是各家工藝廠的機(jī)密,若非主動公布,外界一般是通過推算來得到他們的良率指標(biāo),所以廠家公布的缺陷密度的降速——D0可以看做是良率提升速度的風(fēng)向標(biāo)。

          • 影響良率的因素:

          除了缺陷密度外,芯片制造中的良率提升速度的常見的變數(shù)主要有:芯片尺寸,電路設(shè)計(jì)的復(fù)雜度(集成度,晶體管密度等),制程步驟的數(shù)量等。

          一般來說芯片尺寸比較一致; 而電路設(shè)計(jì)的復(fù)雜度取決于能不能獲取NB的客戶來幫忙“試驗(yàn)工藝”以迅速提升工藝成熟度。這都屬于外部因素。

          對于代工廠而言,缺陷密度和制程步驟的數(shù)量則是自己能控制的關(guān)鍵指標(biāo), 步驟越多,制程本身以及各個步驟整合時出現(xiàn)缺陷和偏差的幾率也就越大??梢哉J(rèn)為,制程步驟的控制是良率提升的重中之重。

          然而隨著制程的復(fù)雜度加劇,工藝步驟的增加完全剎不住,步驟的精簡合并也是工藝后期優(yōu)化的一個重要著力點(diǎn)。

          而減少工藝步驟最立竿見影的方法就是EUV的引入。

          在沒有EUV或EUV不足的空窗期,臺積電和的7nm都在中道接觸孔和金屬后道的低層(如M0,M1)金屬的制造上避開了復(fù)雜度極高的四重曝光技術(shù),而英特爾則很“偏執(zhí)”在10nm下使用了四重曝光技術(shù),這使得他們使用193nmDUV光刻機(jī)的10nm的相關(guān)參數(shù)達(dá)到甚至超過了使用了13.5nmEUV光刻機(jī)的三星臺積電7nm的水準(zhǔn),但是這復(fù)雜度也導(dǎo)致了英特爾10nm的良率和產(chǎn)能一直起不來,直到今年九月才發(fā)布了全系10nm的第十一代處理器Tiger Lake(從CPU和GPU表現(xiàn)看,算是一屁股坐到了牙膏管上。)這番進(jìn)步是因?yàn)樗闹仄毓獾募夹g(shù)得到了切實(shí)突破還是因引入了EUV光刻機(jī)所帶來的,目前還無法確認(rèn)。

          EUV的引入,使得多重曝光工序得以大大的簡化,同樣的特征尺寸現(xiàn)在使用單次曝光即可完成,這將使制造缺陷出現(xiàn)的幾率大幅降低。臺積電5nm同期良率提升速度這么快,和EUV光刻機(jī)的大規(guī)模部署有極大的關(guān)聯(lián)。


          • 臺積電D0提升:左右手互博

          在7nm量產(chǎn)時,臺積電三個季度即將缺陷率降到了0.09個/cm2,六個季度完成了營收和產(chǎn)能的爬坡,創(chuàng)造了業(yè)界的提升記錄,其實(shí)這個標(biāo)準(zhǔn)已經(jīng)獨(dú)步于業(yè)界,之前看資料說是常見的D0標(biāo)準(zhǔn)是0.5個/cm2,而正常的爬坡一般是以年為單位(當(dāng)然也包括臺積電早期的制程)。這樣的爬升速度,這也是龍頭的規(guī)模優(yōu)勢帶來的好處之一。

          然而從臺積電新發(fā)布的數(shù)據(jù)來看,他們5nm的缺陷率在量產(chǎn)(MP,massive production)的起點(diǎn)已經(jīng)接近于0.1個/cm2了,大概率會在量產(chǎn)后一個季度就將D0降至0.09個/cm2,將7nm時所創(chuàng)造的記錄又提前2個季度。

          這個EUV光刻機(jī)的大量部署及應(yīng)用有直接關(guān)系。

          三星,若為存儲故,一切皆可拋

          在臺積電高調(diào)宣布其5nm制程在EUV光刻機(jī)的加持下,正處加速沖刺之時,市場卻傳出三星的好基友高通不滿于三星5nm低良率,準(zhǔn)備將產(chǎn)品線全部移到臺積電去的新聞。

          為什么不高? 7nm以下制程的實(shí)際生產(chǎn),都是EUV光刻機(jī)和DUV光刻機(jī)混用,各司其職(追求極致尺寸的關(guān)鍵層用EUV,其他層用DUV)。EUV光刻機(jī)在工序中的使用比重隨著制程的先進(jìn)性的提高而逐漸增加的,也就是說5nm制程對于EUV光刻機(jī)的需求遠(yuǎn)遠(yuǎn)大于7nm,EUV光刻機(jī)的不足將直接影響到最終的產(chǎn)能。

          需要強(qiáng)調(diào)的是良率低不代表芯片本身質(zhì)量低,而是晶圓里的廢片太多,使得整體產(chǎn)能太低,單芯片的成本太高。

          按道理,三星今年也分到了不少的EUV,大家都在等著他們出來挽留高通的時候,三星卻宣布,他們要將大量裝備了EUV光刻機(jī)的平澤工廠二號線,用于其DRAM產(chǎn)品—16G LPDDR5的量產(chǎn)。

          媒體說,在LPDDR5貨撲開占據(jù)了市場優(yōu)勢后,還將引入NAND閃存的生產(chǎn)。看出來了吧,盡管這三星5nm,3nm,2nm的路線圖發(fā)布得嗖嗖的,胸脯拍得砰砰直響,但是他們的親兒子還是只有一個,那就是存儲芯片。

          不過這也沒辦法,從三星產(chǎn)能和營收占比上看,三星半導(dǎo)體在2020年一季度的營收是139億美元,其中晶圓代工營收僅占了30億美元。存儲芯片就是三星半導(dǎo)體的大腿,代工廠感覺也就是個為DRAM/NAND未來技術(shù)研發(fā)所準(zhǔn)備的試驗(yàn)線,驗(yàn)證技術(shù),順便掙點(diǎn)外快,能把大老板三星電子自己要用的處理器之類的產(chǎn)夠就行了。

          而今年市場熱度火得一塌糊涂的LPDDR5是明年乃至后年的市場明星級產(chǎn)品,目前除了三星,只有美光有量產(chǎn)能力,通常來說10nm是DRAM產(chǎn)品的制程物理極限,而美光還沒用到EUV光刻機(jī)(并且美光目前出貨給客戶的LPDDR5內(nèi)存容量為6GB、8GB和12GB。)

          在EUV加持下,三星LPDDR5的容量/面積和功耗,短期內(nèi)將沒有對手,SK海力士盡管也有部署EUV光刻機(jī)的打算,但他們目前LPDDR5還沒開始量產(chǎn)。

          這才是在存儲芯片領(lǐng)域市占已超過50%的三星必須要保證的優(yōu)勢賽道,事關(guān)重大。

          • 三星的代工

          對于三星的代工事業(yè)來說,后面怎么走呢?有條新聞可以串起來看,前陣出盡風(fēng)頭的Nvidia新發(fā)的RTX30系列,都是以三星的8nm制程為主(盡管Graphic DDR用的是美光),老黃的貨可都不是小批量產(chǎn)品。

          而8nm及以上制程都是不需要使用到EUV光刻機(jī)的。這信號已經(jīng)很明顯了。

          代工業(yè)上漸行漸遠(yuǎn)的三星和臺積電

          盡管三星的晶圓月產(chǎn)能常年都是全球第一,截止2019年底,其月產(chǎn)能可以達(dá)到290萬片(等效200mm)占到全球份額的15%,其中存儲芯片(DRAM和NAND)占了其中的67%,其7nm EUV代工的月產(chǎn)能僅為1萬片,連業(yè)界常用的2萬片盈虧平衡點(diǎn)都沒達(dá)到(成熟工藝)。

          臺積電的月產(chǎn)能為250萬片,占全球份額的12.8%,全是商業(yè)代工,其中28nm以下制程占了將近40%,從之前數(shù)據(jù)看臺積電目前7nm的月產(chǎn)能為10萬~14萬片之間,5nm產(chǎn)能在5萬片上下。

          臺積電5nm的一家獨(dú)大已不可逆轉(zhuǎn),兩家的產(chǎn)能差距將越甩越大,完全不是一個級別。在玩家越玩越少的先進(jìn)制程角逐上,三星明顯放慢了前進(jìn)的步伐。

          先進(jìn)制程的研發(fā)和量產(chǎn)一旦領(lǐng)先,就意味著擁有了很高的議價權(quán)。比如臺積電的毛利率比其他代工廠高2倍左右,能超過50%,這與其16nm以下先進(jìn)制程在總營收占比超過55%(7nm又占了其中的35%)有莫大的關(guān)系。

          這也是為什么7nm制程在2018年第三季度開始量產(chǎn),臺積電鉚足馬力沖刺良率爬坡的原因,供不應(yīng)求的市場更是一個贏家通吃的市場。(當(dāng)然臺積電能沖刺成功,也是踏實(shí)耕耘,厚積薄發(fā)的結(jié)果。)

          同樣在存儲芯片領(lǐng)域,特別是LPDDR5相關(guān)的市場里如果拿到了市場先機(jī),也就等于拿到了一枚市場的金鑰匙。存儲芯片在全球半導(dǎo)體市場的營收占比就沒跌出過30%,其中三星更是占了50%以上,在低端存儲器市場狀況日益惡化的情況下,LPDDR5的價值自不用多說。

          盡管在晶圓代工的營收上面,臺積電是一騎絕塵,比如2020年1季度,臺積電的營收為102億美元,占了全球代工領(lǐng)域營收的54.1%,排第二的三星代工業(yè)務(wù)僅有30億美元左右。

          但放眼整個三星半導(dǎo)體,他們這季的營收是139億美元,落后于英特爾,位居全球第二,孰輕孰重,決策層如何取舍,一目了然,三星的只不過做了他們該做的事罷了。

          兩手抓,兩手都要硬,其實(shí)是三星半導(dǎo)體一貫的做法,自打三星進(jìn)入代工行業(yè)以來,對于先進(jìn)工藝的追逐都是不遺余力的,不然也不會成為IBM制造技術(shù)聯(lián)盟的帶頭大哥。但是無論三星多么的富可敵國,也改變不了ASML的EUV光刻機(jī)供應(yīng)不足的現(xiàn)狀。

          在這樣的局面下,三星自然要在存儲芯片和代工龍頭之間做出一些取舍。那么三星的決策是不是“鼠目寸光”,只圖眼前利益?自然不是。

          半導(dǎo)體產(chǎn)業(yè)排名第二的三星和排名第一的英特爾一樣,主業(yè)不是代工,而是產(chǎn)品。

          其工藝研發(fā)及產(chǎn)能的擴(kuò)張是需要以產(chǎn)品及市場為指導(dǎo)的,IDM廠的客戶就是自己,不太可能像純代工廠一樣,產(chǎn)能利用率做到80%多,就敢去擴(kuò)大產(chǎn)能的(除非有地方買單)。

          若不能審時度勢,步步為營,反而是有些過于冒失,本末倒置。何況,三星對于先進(jìn)技術(shù)的研發(fā)只是放慢了腳步,而不是止步。好戲依然在后面呢。



          關(guān)鍵詞: 臺積電 5nm量 三星

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();