降低時間成本提升良率 泰瑞達為半導(dǎo)體測試提速

芯片測試貫穿于半導(dǎo)體研發(fā)到量產(chǎn)的全部過程，是半導(dǎo)體制造無法繞開的一環(huán)。雖然近些年半導(dǎo)體工藝的演進速度放緩，但因為制造工藝的精細和芯片內(nèi)部結(jié)構(gòu)的復(fù)雜，使得測試和驗證的復(fù)雜程度大幅提升。

新工藝，新挑戰(zhàn)

隨著制作工藝越來越先進，芯片上的晶體管集成度也越來越高。為數(shù)量暴增的晶體管進行測試勢必會造成芯片測試時間的增加。另外，模擬和射頻芯片測試過程中模擬測試占比重較大，且在測試之前需在內(nèi)部進行trim調(diào)整，這樣會帶來額外的測試時間，測試時間的增加，就意味著更高的測試成本。Wafer yield也是先進工藝帶來的一個挑戰(zhàn)， wafer的初次yield不斷下降。越來越復(fù)雜的芯片也讓每顆芯片的Die size不斷增加，進而增加芯片的失效概率。

泰瑞達的應(yīng)對之道

作為ATE領(lǐng)域的領(lǐng)軍企業(yè)之一，泰瑞達（TERADYNE）擁有雄厚的技術(shù)積累和完整的半導(dǎo)體測試解決方案。過去多年中，泰瑞達已經(jīng)推出了多款測試設(shè)備，包括測試低成本解決方案J750和用來應(yīng)對更高級別測試需求的UltraFLEX系列。

泰瑞達銷售副總經(jīng)理黃飛鴻介紹表示：“日新月異的終端市場在拉動芯片需求大幅增長的同時，也對測試平臺有了更嚴格的要求。” 為了應(yīng)對 “量產(chǎn)數(shù)據(jù)激增”、 “量產(chǎn)測試時間大幅延長“等諸多新型挑戰(zhàn)。泰瑞達旗下產(chǎn)品UltraFLEXplus高性能SoC測試平臺應(yīng)運而生，并利用 UltraFLEX 過去 15 年累積開發(fā)的測試 IP，使產(chǎn)能和工程效率的得到了跨越式的改善。

泰瑞達的測試解決方案及適用范圍示意

多維度升級,滿足新興測試需求

UltraFLEXplus平臺對芯片測試接口板設(shè)計進行了完全革命性的改進，采用Broadside技術(shù)可使接口板的應(yīng)用區(qū)域擴大，同時降低接口板PCB層數(shù)。通過簡化原本復(fù)雜的 DIB布局，實現(xiàn)更快的上市時間、和更高的PCB良率。

UltraFLEXplus系列還增加了工位數(shù)，并通過提高并行測試效率來減少多工位測試時間開銷，從而滿足測試需求。減少測試單元的數(shù)量可以最大程度降低總制造成本。除此之外UltraFLEXplus 引入了創(chuàng)新性的PACE運行架構(gòu)，實現(xiàn)板卡控制下放，提升處理效率，以最小的工程量創(chuàng)造出最高的測試單元產(chǎn)能。可助力工程師更快、更好地完成更繁重的測試任務(wù)。

黃飛鴻表示：“值得一提的是，J750、UltraFLEX以及UltraFLEXplus三款產(chǎn)品均使用統(tǒng)一的測試軟件平臺IG-XL，這就意味著工程師開發(fā)的程序可以輕易在上述設(shè)備間實現(xiàn)無縫遷移，這無疑將簡化開發(fā)難度、縮短開發(fā)時間，測試工程師能夠以更少的工作量將更高質(zhì)量的新測試程序發(fā)布到量產(chǎn)環(huán)境中。”

IG-XL 軟件、獨有的 PACE 架構(gòu)和 Broadside 應(yīng)用接口的完美結(jié)合，使得新一代測試平臺UltraFLEXplus無論是測試效率，測量精準度，各方面指標都有極大的提升。

目前，UltraFLEX測試平臺全球裝機量已經(jīng)達到5000套，而IG-XL軟件平臺裝機也超過了12000套。泰瑞達具備豐富的市場驗證經(jīng)驗，在UltraFLEXplus新平臺發(fā)布一年半以來，全球裝機量已接近600套，并以其優(yōu)異的表現(xiàn)得到了市場的青睞與客戶的認可。