莫大康：定律可能進入終點倒計時

業(yè)界經(jīng)常議論摩爾定律接近終點，但是由于站立角度不同，看法各異，也很正常。

推動半導(dǎo)體業(yè)進步有兩個“輪子”，分別是尺寸縮小及硅片直徑增大，其中尺寸縮小為先。從邏輯工藝制程觀察，由1987年的3微米制程到2022年的3納米量產(chǎn)，平均每2年開發(fā)一代新的制程，是邏輯工藝制程激蕩的35年。

在邏輯工藝的進程中，英特爾曾作出過巨大的貢獻，如在2001年發(fā)明了稱為應(yīng)變硅（strained silicon）用在90納米中，及2007年推出了45納米的HKMG（高k金屬柵極），以及于2011年在22納米時推出了3D Tri-Gate/FinFET工藝。

但是到7納米時也是FinFET工藝的極限，再往下的節(jié)點必須要依賴于EUV光刻機設(shè)備。

時過境遷，由于各種原因現(xiàn)在的臺積電在邏輯工藝制程中已奪得首位，得益于它與ASML在EUV光刻機的長期共同研發(fā)中設(shè)備與工藝的緊密合作，反映工藝進步離不開設(shè)備的支持。

DRAM工藝不同于邏輯工藝，它不以0.7x倍，從20納米節(jié)點開始就使用了不同的命名方法，此前使用的是1x、1y、1z工藝，后來又有了1α、1β和1γ工藝。

目前三星的DRAM工藝是最先進的，在2020年率先研發(fā)出1z工藝DRAM，大概是在15nm級別工藝。隨后在2021年宣告研發(fā)成功1α工藝DRAM，換算下來是在14nm級別工藝，還是首次使用了EUV光刻。近期有消息稱三星已經(jīng)停止了相關(guān)研發(fā)，意味著DRAM的13nm級別工藝研發(fā)可能已經(jīng)失敗。

為什么說定律可能進入終點倒計時

單從尺寸縮小角度，尤其是邏輯工藝，臺積電等2022年將進入3納米試產(chǎn)，下面還可能有1-2個節(jié)點，但是由于受物理極限影響，在1納米時已達10個左右硅原子直徑，所以講尺寸縮小已達壽終正寢是正常的。

據(jù)中國臺灣digitimes reserch資料，月產(chǎn)50,000片的3納米芯片生產(chǎn)線需要投資約200億美元。

有業(yè)內(nèi)人士泄露了臺積電3納米工藝的報價，由于EUV掩膜層數(shù)高達26層，3納米工藝12英寸晶園的報價每片高達30,000美元，相比5納米工藝的16900美元幾乎翻倍，是7納米工藝報價9346美元的3倍多。

業(yè)界傳臺積電不光是時間上的可能推遲，而最早說3納米工藝能實現(xiàn)邏輯電路晶體管密度1.8倍的提升，后來變成1.7倍，去年又改成1.6倍；公布的性能與功耗表現(xiàn)提升數(shù)據(jù)也是反復(fù)修改，似無定數(shù)。

但是總裁魏哲家在2022年第1季法說會上再次明確表示，3納米將在2022年下半量產(chǎn)，而2納米可能將于2025年。

另外半導(dǎo)體業(yè)進步離不開設(shè)備的支持，業(yè)界共識在2納米工藝時將采用環(huán)柵GAA架構(gòu)及高數(shù)值孔徑NA達0.55的EUV光刻機。據(jù)ASML的報道，新的EXE：5200 EUV光刻機將于2025年出貨。

據(jù)韓國商業(yè)郵報報道，三星正在努力提高其3納米環(huán)柵結(jié)構(gòu)的工藝良率，傳聞其良率剛剛達到10%到20%之間。三星4納米工藝制造的良率也不盡如人意，僅為30-35%。

今年3月初有傳聞稱三星的3納米芯片的良率只有35%，導(dǎo)致一些大客戶出走，而轉(zhuǎn)向臺積電。三星不但失去了高通剩余的4納米訂單，而且高通已將驍龍8Gen1Plus的訂單轉(zhuǎn)給了臺積電。

眾所周知如良率低下的問題十分敏感、通常不會報道，但是無論三星，或者臺積電似乎都已隱認，在芯片工藝制造中出現(xiàn)了“隨機缺陷”，由此表示能解決的辦法也十分有限，它從另一個側(cè)面反映尺寸縮小可能已經(jīng)接近終點。

實際上近時期以來半導(dǎo)體業(yè)除了傾注尺寸縮小投資之外，根據(jù)市場要求，如物聯(lián)網(wǎng)，HPC，存內(nèi)計算，人工智能等需要降低功耗，它也是頭等大事。

半導(dǎo)體業(yè)進步可持續(xù)100年

Finfet發(fā)明者胡正明教授等認為半導(dǎo)體業(yè)前景光明，還能持續(xù)上百年，它與尺寸縮小的摩爾定律已接近終點，兩者之間如何解釋。

實際上它們都是正確的。從半導(dǎo)體業(yè)發(fā)展角度，僅從尺寸縮小觀察可能已接近終點。盡管業(yè)界認為從技術(shù)上看或許還有可能性，但是從成本，經(jīng)濟角度可能難以持續(xù)，而且現(xiàn)在提升芯片功能的辦法很多，而且用得很好，如異質(zhì)集成及先進的封裝2.5D，3D及Chiplet等，因此沒有必要堅守尺寸縮小這一條道。

未來半導(dǎo)體業(yè)發(fā)展的前景確實光明，近期許多市場分析公司認為在2030年時產(chǎn)業(yè)可達萬億美元。

另外從半導(dǎo)體業(yè)發(fā)展觀察，業(yè)界早就作好了準備，認為除了尺寸縮小之外，尚有另外兩條道可走，分別是More than Moore，如利用TSV及2.5D，3D封裝的異質(zhì)IC集成。以及Beyond Moore，探索新原理、新材料和器件與電路的新結(jié)構(gòu)等。

半導(dǎo)體業(yè)發(fā)展中一些準則發(fā)生改變

• 半導(dǎo)體業(yè)經(jīng)過50年發(fā)展，基礎(chǔ)理論幾乎未改變，它已成為成熟產(chǎn)業(yè)

• 半導(dǎo)體業(yè)發(fā)展的周期性已經(jīng)改變，或者它的推動力改變。全球半導(dǎo)體業(yè)之前由供需關(guān)系推動市場增長，現(xiàn)階段已轉(zhuǎn)變?yōu)榻Y(jié)構(gòu)性增長

• 芯片制造業(yè)集中，現(xiàn)在由于地緣政治因素轉(zhuǎn)變到全球布局；臺積電是典型之一

• 未來半導(dǎo)體業(yè)的CAGR由5%可能增長到8-10%

• 產(chǎn)能擴充由謹慎到放開，且進入產(chǎn)能為王的大投資時代

• 但是未來尚有以下四個方面制約產(chǎn)業(yè)增長：包括人材、供應(yīng)鏈的韌性、ESG及創(chuàng)新

• 人材：短缺是客觀存在，從企業(yè)層面需要吸引人材及用好人材與培養(yǎng)人材

• 供應(yīng)鏈韌性：產(chǎn)業(yè)鏈一定有起伏，企業(yè)要自始至終擁有危機感

• ESG（企業(yè)的社會責(zé)任）：要實現(xiàn)碳中和及碳達峰目標(biāo)，因此要關(guān)注人、水電消耗及污染排放等

• 更多創(chuàng)新：市場經(jīng)濟中生存要素，唯有不斷創(chuàng)新，競爭勝出；全球協(xié)同及增加附加值

結(jié)語

摩爾定律開初時實際上僅是一種“猜想”，但是之后半導(dǎo)體業(yè)的實踐，用數(shù)據(jù)證實了它的存在以及價值。如今從尺寸縮小角度可能將接近終點，然而由于產(chǎn)業(yè)有強大的自我調(diào)節(jié)能力，以及會有眾多新的市場推動力誕生，將推動全球半導(dǎo)體業(yè)持續(xù)進步及成長。