<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > EDA/PCB > 業(yè)界動(dòng)態(tài) > 燦芯半導(dǎo)體推出兩項(xiàng)創(chuàng)新技術(shù)用于DDR物理層

          燦芯半導(dǎo)體推出兩項(xiàng)創(chuàng)新技術(shù)用于DDR物理層

          作者: 時(shí)間:2022-07-07 來(lái)源:電子產(chǎn)品世界 收藏

          一站式定制芯片及供應(yīng)商——半導(dǎo)體日前宣布推出用于高速物理層中的Zero-Latency (零延遲)和True-Adaptive(真自適應(yīng))兩項(xiàng)技術(shù)。這兩項(xiàng)技術(shù)已經(jīng)開始在12/14 FinFET, 22/28nm的4/LP4,4x高性能物理層上進(jìn)行部署,將為客戶帶來(lái)更高效、更穩(wěn)定的全新體驗(yàn)。

          本文引用地址:http://www.ex-cimer.com/article/202207/435987.htm

           

          Zero-Latency (零延遲) 技術(shù)在讀數(shù)據(jù)通路上,采用了兩種可選的、獨(dú)特的采樣方式進(jìn)行數(shù)據(jù)轉(zhuǎn)換,而不像其他DDR物理層供貨商采用FIFO進(jìn)行跨時(shí)鐘域轉(zhuǎn)換,此技術(shù)將延遲降低到最小,節(jié)省了硅面積。

           

          True-Adaptive (真自適應(yīng))技術(shù)始終對(duì)芯片內(nèi)的電壓溫度、芯片與顆粒之間的往返延遲的變化以及讀數(shù)據(jù)/讀數(shù)據(jù)選通信號(hào)的延遲偏差進(jìn)行跟蹤,選擇適當(dāng)?shù)臅r(shí)機(jī)進(jìn)行補(bǔ)償。采用這個(gè)技術(shù)后,用戶只需上電后進(jìn)行一次訓(xùn)練,之后即讓物理層自行跟蹤補(bǔ)償,可完全避免重新訓(xùn)練帶來(lái)的帶寬損失。

           

          半導(dǎo)體工程副總裁劉亞?wèn)|表示:“半導(dǎo)體深耕DDR物理層技術(shù)多年,一直致力于創(chuàng)新架構(gòu)革新,采用基于這些技術(shù)的物理層的客戶正不斷增加,未來(lái)燦芯半導(dǎo)體也將致力于更好地滿足客戶需求,為客戶帶來(lái)更高的價(jià)值?!?/p>




          關(guān)鍵詞: 燦芯 DDR IP

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();