聯(lián)電與Cadence共同開發(fā)認證的毫米波參考流程達成一次完成硅晶設計

聯(lián)華電子與全球電子設計創(chuàng)新領導廠商益華計算機(Cadence Design Systems, Inc.)于今(30)日宣布雙方合作經(jīng)認證的毫米波參考流程，成功協(xié)助亞洲射頻IP設計的領導廠商聚睿電子(Gear Radio Electronics)，在聯(lián)電28HPC+ 制程技術(shù)以及Cadence^? 射頻(RF)解決方案的架構(gòu)下，達成低噪音放大器 (LNA) IC一次完成硅晶設計(first-pass silicon success) 的非凡成果。

經(jīng)驗證的聯(lián)電28HPC+解決方案非常適合生產(chǎn)應用于高速毫米波設備的芯片，并支持高達 110GHz的電路設計應用，例如聚睿電子的低噪音放大器設計，可提供精確的硅制程模型。Cadence Virtuoso^? RF解決方案結(jié)合了多個電磁(EM)求解器，使聚睿電子能夠獲得精確的硅制程結(jié)果。更具體地說，聚睿電子使用了業(yè)界黃金標準的電磁仿真器—Cadence EMX^? Planar 3D Solver電磁模擬工具，為CMOS設計建立精準電磁模型，大幅度減少了從電路布局設計到布局后模擬驗證所需的設計周期。

與過往的設計流程相較，聚睿電子更快地實現(xiàn)了一次完成硅晶設計并擁有精確的硅制程設計成果。當聚睿電子將仿真結(jié)果與其 60GHz 低噪音放大器的硅制程測量值進行比較時，發(fā)現(xiàn)其正向穿透系數(shù)(S21，即正向增益)在峰值頻率、峰值和噪聲指數(shù) (NF) 等指標誤差皆僅落在中段個位數(shù)百分比范圍內(nèi)。

經(jīng)認證的毫米波參考流程透過 Cadence 工具提供多種功能，包括：

? 透過 Virtuoso Schematic Editor(電路圖編輯器)、Virtuoso ADE Explorer 及 Assembler、Spectre^? X 仿真器、Spectre AMS Designer 和 Spectre RF進行設計輸入和模擬

? 藉由 Virtuoso Layout Suite 和 Pegasus驗證系統(tǒng) (PVS) 進行布局

? 透過 Quantus? 萃取解決方案針對晶體管層級的互連，進行寄生參數(shù)萃取

? 藉由EMX 3D Planar Solver電磁模擬工具進行包含被動射頻結(jié)構(gòu)在內(nèi)的跨晶體管互連電磁分析

Cadence多物理系統(tǒng)分析研發(fā)副總裁顧鑫(Ben Gu)表示：「我們與聯(lián)電密切合作推出經(jīng)認證的毫米波流程，協(xié)助聚睿電子實現(xiàn)了優(yōu)異的設計成果，此設計流程包括我們領先業(yè)界的 Virtuoso RF 解決方案，尤其是EMX 3D Planar Solver 電磁模擬解決方案更是取得了非凡成果。此外，Cadence 晶圓客戶支持團隊全力以赴，以確保在聚睿電子等客戶運用聯(lián)電 28 奈米制程時，我們的創(chuàng)新流程可為其創(chuàng)造巨大的價值。這是多方合作下首次通過硅認證的電路設計，我們期待共同開展更多項目，并協(xié)助其設計成功。」

聚睿電子執(zhí)行長郭秉捷(BJ Kuo)表示：「EMX的電磁模型仿真，結(jié)合Cadence Quantus 萃取解決方案的寄生參數(shù)萃取信息，共同整合在 Virtuoso RF 解決方案的單一環(huán)境中，使布局后模擬更有效率。此外，芯片數(shù)據(jù)更驗證了聯(lián)電的毫米波模型和Cadence 射頻解決方案的準確性。」

聯(lián)電組件技術(shù)開發(fā)及設計支持副總經(jīng)理鄭子銘(Osbert Cheng)表示：「藉由聚睿電子等客戶的成功案例可看出，我們與Cadence 共同開發(fā)的全面毫米波參考流程，讓RF設計變得更快、更容易。與 Cadence 的合作成功使聚睿電子設計出準確又創(chuàng)新的 LNA，成就聚睿電子傲人的芯片效能，期待未來我們的mmWave制程平臺能為客戶創(chuàng)造更多的成功案例?！?/span>

Cadence射頻解決方案支持Cadence智能系統(tǒng)設計策略，實現(xiàn)卓越的SoC 設計。