<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 新品快遞 > Cadence推出面向硅設計的全新Neo NPU IP和NeuroWeave SDK,加速設備端和邊緣AI性能及效率

          Cadence推出面向硅設計的全新Neo NPU IP和NeuroWeave SDK,加速設備端和邊緣AI性能及效率

          作者:時間:2023-09-20來源:電子產品世界收藏


          本文引用地址:http://www.ex-cimer.com/article/202309/450761.htm

          ●   Neo NPU可有效地處理來自任何主處理器的負載,單核可從 8 GOPS 擴展到 80 TOPS,多核可擴展到數百 TOPS

          ●   AI IP可提供業界領先的 AI 性能和能效比,實現最佳 PPA 結果和性價比

          ●   面向廣泛的設備端和邊緣應用,包括智能傳感器、物聯網、音頻/視覺、耳戴/可穿戴設備、移動視覺/語音 AI、AR/VR 和 ADAS

          ●   全面、通用的 可通過廣泛的 AI 和 Tensilica IP 解決方案滿足所有目標市場的需求

          1695182965741503.png

          楷登電子(美國 公司)近日宣布,推出新一代AI IP和軟件工具,以滿足市場對設備端和邊緣 AI 處理不斷增長的需求。新推出的 ? Neo? Neural Processing Units(NPU)擴展能力很強,可為低功耗應用提供廣泛的 AI 功能,將 AI SoC 的效率和性能提升到新的水平。Neo NPU 單核配置的性能高達 80 TOPS,支持經典 AI 模型和最新的生成式 AI 模型,配有簡單易用的可擴展 AMBA? AXI 互聯,可處理來自任何處理器的 AI/ML 負載,包括應用處理器、通用型微處理器和 DSP。NeuroWeave? Software Development Kit(SDK)是對 AI 硬件的補充,為開發人員提供了一站式 AI 軟件解決方案,涵蓋 Cadence AI 和 Tensilica? IP 產品,用于實現“零代碼”AI 開發。

          “近期 AI 的關注點都在云上,但傳統 AI 和生成式 AI 在邊緣和設備端的應用也很有前景,”TECHnalysis Research 總裁兼首席分析師 Bob O’Donnell 說,“從消費電子到手機和汽車,再到企業,我們迎來了便捷智能設備的時代。為了實現這些目標,芯片設計師和設備制造商需要借助靈活、可擴展的軟硬件聯合解決方案,為功耗和計算性能需求各異的應用提供 AI 功能——與此同時還要能夠使用熟悉的工具來完成。經過優化的新芯片架構要能夠加速機器學習模型和軟件工具,并與熱門的 AI 開發框架無縫集成,這一點非常關鍵?!?/p>

          靈活的 Neo NPU 非常適合對功耗非常敏感的設備以及具有可配置架構的高性能系統,使 SoC 架構師能夠在智能傳感器、物聯網和移動設備、攝像頭、耳戴/可穿戴設備、個人電腦、AR/VR 頭顯和高級駕駛輔助系統(ADAS)等各種產品中集成最佳的人工智能推理解決方案。新增的硬件和性能增強功能以及關鍵特性/功能包括:

          ●   可擴展性:單核解決方案可從 8 GOPS 擴展到 80 TOPS,多核可進一步擴展到數百 TOPS。

          ●   廣泛的配置范圍:每個周期支持 256 到 32K 個 MAC,允許 SoC 架構師優化其嵌入式 AI 解決方案,以滿足功耗、性能和面積(PPA)權衡的要求。

          ●   集成支持各種網絡拓撲結構和運營商:可高效運行來自任何主處理器(包括 DSP、通用型微控制器或應用處理器)的推理任務,從而顯著提高系統性能,降低功耗。

          ●   易于部署:加快產品上市,滿足日新月異的新一代視覺、音頻、雷達、自然語言處理(NLP)和生成式 AI 流水線的需求。

          ●   靈活性:支持 Int4、Int8、Int16 和 FP16 數據類型,涵蓋構成 CNN、RNN 和基于 Transformer 的網絡基礎的各種操作,可靈活權衡神經網絡的性能和準確性。

          ●   高性能和高效率:與第一代 Cadence AI IP 相比,性能最多可提高 20 倍,每面積每秒推理次數(IPS/mm2)提高 2-5 倍,每瓦每秒推理次數(IPS/W)提高 5-10 倍。

          軟件是任何 AI 解決方案的關鍵組成部分,為此 Cadence 還升級了通用軟件工具鏈,推出了 。 為客戶提供跨 Tensilica DSP、控制器和 Neo NPU 的統一、可擴展、可配置的軟件堆棧,以滿足所有目標應用的需要,簡化產品開發,并能隨著設計要求的變化而輕松遷移。NeuroWeave SDK 支持許多行業標準的特定領域機器學習框架,包括用于自動端到端代碼生成的 TensorFlow、ONNX、PyTorch、Caffe2、TensorFlow Lite、MXNet、JAX 等;Android 神經網絡編譯器;用于實時執行的 TF Lite Delegates;以及用于微控制器級設備的 TensorFlow Lite Micro。

          “二十年來,處理器出貨量超過 600 億個,與此同時,行業領先的 SoC 客戶一直依靠 Cadence 處理器 IP 來設計尖端的設備端 SoC。我們的 Neo NPU 依托了這種專長,讓 AI 處理能力和性能實現飛躍,”Cadence Tensilica IP 研發副總裁 David Glasco 說道,“如今的市場格局瞬息萬變,我們必須確??蛻裟軌蚋鶕毺氐囊蠛?KPI 設計出卓越的 AI 解決方案,同時無需擔心后續的神經網絡支持問題。為了實現這一點,我們投入了大量的人力物力來開發新的 AI 硬件平臺和軟件工具鏈,在性能、功耗和成本方面不斷優化,推動 AI 系統的快速部署?!?/p>

          “Labforge 在開發 Bottlenose 智能相機產品線時使用了一組 Cadence Tensilica DSP,為功耗敏感的邊緣應用提供一流的 AI 處理性能,”Labforge, Inc. 首席執行官 Yassir Rizwan 表示,“Cadence 的 AI 軟件是我們嵌入式低功耗人工智能解決方案不可或缺的一部分,我們期待 Cadence 新推出的 NeuroWeave SDK 能夠提供新的功能和更高的性能。有了端到端編譯器工具鏈流程,我們就能更好地解決自動化和機器人領域的 AI 挑戰性——加快產品上市,充分利用基于生成式 AI 的應用需求,開辟通過其他途徑無法實現的新市場?!?/p>

          Neo NPU 和 NeuroWeave SDK 支持 Cadence 的智能系統設計(Intelligent System Design?)戰略,旨在通過卓越的 SoC 設計實現普適智能。

          可用性

          Neo NPU 和 NeuroWeave SDK 預計將于 2023 年 12 月全面上市。針對主要客戶的早期參與計劃已經開始。



          關鍵詞: Cadence Neo NPU IP NeuroWeave SDK

          評論


          相關推薦

          技術專區

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();