新思科技攜手臺積公司簡化多裸晶系統復雜性,推出面向臺積公司N3E工藝的“從架構探索到簽核” 統一設計平臺和經驗證的UCIe IP

摘要：

●   新思科技3DIC Compiler集成了3Dblox 2.0標準，可用于異構集成和完整的“從架構探索到簽核”完整解決方案。

●   新思科技 UCIe PHY IP在臺積公司N3E工藝上實現了首次通過硅片的成功（first-pass silicon success），可提供低延遲、低功耗和高帶寬的芯片間連接。

●   UCIe PHY IP與3DIC Compiler的結合將有效優化多裸晶系統設計，能夠以更低的集成風險實現更高的結果質量。

圖 新思科技UCIe PHY IP在臺積公司N3E工藝上首次通過硅片的成功，展示了出充足的鏈路裕量

新思科技（Synopsys, Inc.）近日宣布進一步擴大與臺積公司的合作，雙方攜手通過可支持最新3Dblox 2.0標準和臺積公司3DFabric?技術的全面解決方案不斷優化多裸晶系統（Multi-Die）設計。新思科技多裸晶系統解決方案包括 “從架構探索到簽核”統一設計平臺3DIC Compiler，可提供行業領先的設計效率，來實現芯片的容量和性能要求。此外，新思科技 UCIe IP也已在臺積公司領先的N3E先進工藝上取得了首次通過硅片的成功，實現die-to-die高速無縫互連。

臺積公司設計基礎設施管理部負責人Dan Kochpatcharin表示：“臺積公司長期與新思科緊密合作，為芯片開發者提供差異化的解決方案，幫助他們解決從早期架構到制造過程中面臨的高度復雜挑戰。我們與新思科技的長期合作，讓我們的共同客戶能夠采針對性能和功耗效率優化的解決方案，以應對高性能計算、數據中心和汽車應用領域的多裸晶系統設計要求?！?/p>

新思科技EDA事業部戰略與產品管理副總裁Sanjay Bali表示：“我們與臺積公司強強聯合，為多裸晶系統提供了全面、可擴展的解決方案，實現了前所未有的芯片性能和設計效率。采用3Dblox 2.0等通用標準在統一設計平臺上進行多裸晶系統設計的架構探索、分析和簽核，并結合在臺積公司N3E工藝上已實現首次通過硅片成功的新思科技 UCIe PHY IP，客戶能夠進一步加速從早期架構探索到制造的系統設計全流程?！?/p>

新思科技3DIC Compiler設計平臺已通過臺積公司認證，可在統一的裸片/封裝探索、協同設計和分析平臺上使用3Dblox 2.0標準和3DFabric技術進行全棧設計。新思科技集成系統分析功能可與3Dblox 2.0系統原型設計相結合，協同優化熱和電源完整性，有助于確保設計可行性。新思科技和Ansys持續合作，將新思科技 3DIC Compiler和Ansys多物理分析技術相集成，提供系統級效果的簽核準確性。新思科技3DIC Compiler還可與新思科技測試產品互操作，以確保批量測試和質量。

新思科技UCIe PHY IP已在臺積公司 N3E工藝上實現首次通過硅片的成功，并獲多家全球領先企業采用，能夠幫助開發者高效地將die-to-die互聯的業界標準集成到他們的多裸晶系統中。結果顯示，該IP在16Gbps時可實現行業領先的功耗效率和性能，并可擴展至24Gbps，同時具有強大的鏈路裕量。新思科技的完整UCIe Compiler、PHY和驗證IP解決方案目前已支持標準和先進封裝，提供了測試、修復和監測功能，即使在以確保多裸晶系統在現場操作中的可靠性。此外，新思科技還提供了面向HBM3技術的完整IP解決方案，以滿足Multi-Die系統的高內存帶寬需求。新思科技IP產品與新思科技3DIC Compiler的組合通過自動化布局布線、中介層研究和信號完整性分析，支持3Dblox 2.0 die-to-die可行性研究，從而提高生產力并降低IP集成風險。

上市情況

●   新思科技面向臺積公司N3E工藝的UCIe PHY IP和3DIC Compiler現已上市。

●   新思科技面向臺積公司先進工藝的 HBM3 IP現已上市。