先進封裝技術：在半導體制造中贏得一席之地

在半導體技術的飛速發展中，摩爾定律一度被視為不可逾越的巔峰，然而隨著其優勢逐漸達到極限，業界對于芯片性能提升的關注點開始轉向后端生產，特別是封裝技術的創新。先進封裝技術，作為半導體技術的下一個突破點，正以其獨特的優勢引領市場的新一輪增長。

傳統上，封裝工藝在半導體生產流程中一直被視為后端環節，往往被低估其重要性。原因有兩點：首先，使用老一代設備仍然可以封裝晶片。其次，封裝大多由外包的半導體組裝和測試公司（OSAT）完成，這些公司主要依靠低廉的勞動力成本而非其他差異化競爭。然而，隨著技術的進步和市場的變化，封裝技術不再只是簡單的保護芯片免受外界環境侵害的手段，而是成為提升芯片性能、滿足新興應用需求的關鍵所在。先進封裝技術的出現，正是對這一轉變的最好詮釋。

傳統封裝技術

線鍵技術是一種互聯技術，它利用焊球和細金屬線將印刷電路板與芯片連接起來，這種技術在20世紀50年代開發，至今仍在使用。與封裝芯片相比，它所需空間較小，可連接相對較遠的點，但在高溫、高濕和溫度循環條件下可能會失效，而且每個鍵必須按順序形成，這就增加了復雜性，并且減慢了制造速度。數據機構預測，到2031年，焊線市場價值將達到160億美元，年復合增長率為2.9%。

封裝技術的第一次重大演變出現在20世紀90年代中期的倒裝芯片上，這種芯片使用面朝下的芯片，芯片的整個表面積都通過焊接"凸點"用于互連，將印刷電路板與芯片粘合在一起。這使得外形尺寸或硬件尺寸更小，信號傳輸速率更高，即信號從發射器到接收器的傳輸速度更快。倒裝芯片封裝是目前最常見、成本最低的技術，主要用于中央處理器、智能手機和射頻系統級封裝解決方案。倒裝芯片可以實現更小的組裝，并能承受更高的溫度，但必須安裝在非常平整的表面上，而且不易更換。目前的倒裝芯片市場規模約為270億美元，預計年復合增長率為6.3%，到2030年將達到450億美元。

先進封裝關鍵技術

先進封裝技術，顧名思義，是對傳統封裝技術的升級與改進。傳統的封裝技術如線鍵合和倒裝芯片雖然在過去半個世紀中發揮了巨大作用，但隨著技術的不斷進步和應用的多樣化，其局限性也日益凸顯。線鍵合技術雖然連接靈活，但在惡劣環境下容易失效，且制造速度較慢；而倒裝芯片技術雖然實現了更小的組裝尺寸和更高的信號傳輸速率，但對安裝表面的平整度要求較高，且不易更換。因此，尋找一種更加高效、可靠的封裝技術成為了行業的迫切需求。

自2000年以來，已有三種主要的先進包裝技術投入商用，補充了上半個世紀盛行的兩種技術。

先進封裝有助于滿足目前主流的新興應用，例如5G、自動駕駛汽車和其他物聯網技術，以及虛擬現實和增強現實技術。這些應用需要能夠快速處理海量數據的高性能、低功耗芯片。先進封裝技術通過將多個芯片組合在一起，可以實現更高效的信號傳輸和數據處理，從而提升整個系統的性能。

其次，先進封裝技術能夠通過優化封裝結構和工藝，可以減少原材料的消耗和浪費，降低制造成本。同時，由于封裝尺寸的縮小，也可以減少印刷電路板等配套設備的使用，進一步降低成本。并且，通過采用更加先進的材料和工藝，可以有效防止化學污染以及光、熱和撞擊的損害，從而提高產品的使用壽命和穩定性。

正是基于這些優勢，先進封裝技術自2000年左右推出以來，便獲得了巨大的發展勢頭。目前，市場上已經出現了多種先進的封裝技術，如2.5-D、3-D、扇出式和系統級芯片（SoC）封裝等。這些技術不僅彌補了傳統封裝技術的不足，還為半導體行業的發展帶來了新的機遇。

晶圓級封裝

傳統封裝是先將硅晶圓"切割"成單個芯片，然后將芯片連接到印刷電路板并建立電氣連接，而晶圓級封裝則是在晶圓級進行電氣連接和成型，然后使用激光切割芯片。就芯片配置而言，晶圓級芯片尺寸封裝（WLCSP）與倒裝芯片的最大區別在于，WLCSP的芯片與印刷電路板之間沒有基板。相反，再分布層（RDL）取代了基板，從而縮小了封裝尺寸并增強了熱傳導。

晶圓級封裝分為兩種類型：扇入式和扇出式。扇入式晶圓級封裝主要用于技術要求較低的低端手機，RDL走向晶粒中心。在2007年推出的扇出型封裝中，RDL和焊球的尺寸超過了芯片的尺寸，因此芯片可以有更多的輸入和輸出，同時保持較薄的外形3。核心封裝主要用于不需要高端技術的汽車和網絡應用，如射頻和信息娛樂芯片，在近15億美元的扇出封裝市場中占比不到20%。高密度和超高密度主要用于移動應用，預計將擴展到一些網絡和高性能計算應用。全球最大的WLCSP制造商是臺積電。

在過去的十年中，堆疊式WLCSP得到了充分發展，它允許在同一封裝內集成多個集成電路，既可用于異質鍵合（集成邏輯芯片和存儲芯片），也可用于存儲芯片堆疊。在2.5-D堆疊中，兩個或更多芯片并排放置，一個芯片與另一個芯片之間用中間件連接。2.5-D堆疊根據所使用的內插件種類可分為幾類：

硅內插器是唯一需要TSV（即硅通孔）的類型，TSV是一種穿過硅芯片或晶圓的垂直電氣連接。硅內插器使用的是一種穩定的技術，已在市場上使用了十多年，但硅的成本很高，而且需要前端技術和制造能力。臺積電的CoWoS-S（晶片上基板芯片）在市場上占據主導地位。

硅橋相對較新。由于硅橋使用的硅量比傳統硅內插器少，因此更薄，從而降低了功耗，提高了設計靈活性。與傳統硅插針相比，硅橋的優勢在于可以實現更先進的系統級集成，因此被用于人工智能等高性能計算（HPC）領域。具有代表性的技術包括英特爾的EMIB（嵌入式多芯片互連橋）和臺積電的CoWoS-L。

再分布層也可以作為內插層。這種技術的最大優勢在于，創建RDL的光刻工藝可實現精細圖案化，從而提高速度和散熱性能。臺積電的CoWoS-R（基板上芯片RDL）即將開始批量生產。

玻璃也正在成為下一代內插材料。它在高頻帶寬下具有低成本和低功率損耗的特點，但可能在一段時間內還無法推向市場。

在三維堆疊中，多個芯片面朝下相互疊放，可以使用或不使用中間膜。3-D堆疊主要有兩種類型。最常見的是帶微凸塊（μ-凸塊）的TSV。新的替代方法是無緩沖混合鍵合，使用介質鍵合和嵌入式金屬形成互連；存儲器廠商正在探索這種方法。

先進封裝市場受終端應用驅動

自2010年代中期以來，扇出式晶圓級封裝一直占據主導地位，市場份額約為60%。扇出封裝比堆疊封裝成本更低，而且具有高耐熱性和小外形尺寸的特點。這些特性使其適用于移動應用，而移動應用可能會產生對扇出式封裝的大部分需求。

蘋果公司的應用處理器、圖形芯片以及5G和6G調制解調器芯片采用扇出先進封裝。蘋果是該技術的最大用戶，消耗了臺積電生產的大部分產品。其他頂級無晶圓廠企業，即設計和銷售硬件和芯片但外包生產的公司，也在大規模生產的芯片中使用扇出技術。

高性能計算和網絡應用的大部分增長可能來自人工智能芯片、邊緣計算和消費類設備中的網絡芯片，它們需要扇出封裝所能提供的小外形尺寸和經濟實惠的成本。

最有可能推動2.5-D堆疊技術增長的可能是HPC應用，數據中心對這種應用的需求量很大。雖然2022年使用2.5-D堆疊技術的數據中心容量不到20%，但在未來五年內，這一比例可能會增加到50%。對于移動應用而言，2.5-D封裝被認為成本過高，但隨著下一代產品的到來，這種情況可能會有所改變，因為下一代產品將采用成本更低的硅橋、RDL和玻璃中間膜。

在三維封裝方面，存儲器--三維堆疊的主要應用--以及SoC的使用預計將以大約30%的復合年增長率增長。越來越多的高性能產品（包括高帶寬內存（HBM）和帶HBM的內存處理（PIM-HBM））將三維堆疊內存與邏輯芯片集成在一起，從而實現了高帶寬要求。對三維堆疊內存的大量需求可能來自數據中心服務器（需要大容量和高速度）、圖形加速器和網絡設備（需要盡可能大的內存和處理帶寬）。

高性能計算系統，特別是中央處理器，將推動對3-DSoC芯片的需求。主要廠商在2022年開始采用混合鍵合技術，快速跟進者可能很快就會加入市場。由于技術門檻較高，OSAT、低級代工廠和集成設備制造商（IDM）不太可能進入市場。

入局者難以忽視的門檻

先進封裝技術的發展必然面臨著一些挑戰。首先，技術門檻較高，需要投入大量的研發資金和人力資源。其次，市場接受度尚需提升，由于新技術的推廣和應用需要一定時間，因此初期可能面臨市場需求不足的問題。此外，隨著技術的不斷進步，如何保持技術的領先性和創新性也是一個需要關注的問題。

因此，為了獲得并留住高價值的fab客戶，制造商必須能夠自如地開發高級封裝解決方案。雖然fab廠商在開始大規模生產前完全掌控芯片規劃流程，但制造商仍有增值空間。聯合開發通常發生在芯片架構設計階段和用于設計驗證的初始穿梭運行階段。由于對更高性能芯片的需求以及封裝造成的芯片設計復雜性的增加，預計這種合作的需求將會增加。

對于芯片制造商來說，另一個潛在的重要價值主張是確保設計能力和提供一站式解決方案--從設計到晶圓制造、封裝和測試。

在制造方面，制造商需要掌握2.5-D和3-D封裝的兩項關鍵技術能力，分別是中間膜和混合鍵合。就2.5-D而言，制造商必須能夠利用新型材料和制造方法（包括硅、RDL和玻璃）處理新興的內插器解決方案。對于三維技術，最新的混合鍵合技術要求采用化學機械平坦化技術，以相同的平坦度拋光各種物質，防止出現凹陷，并通過設備和技術訣竅方面的磁盤到晶片能力實現高互連精度。

因此，盡管先進封裝技術的市場足夠引人注目，卻也并非普通玩家能夠進場的，唯有掌握核心技術的先驅者才能站穩腳跟。