<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > 臺積電計劃 2025 年推出 N4C 工藝,相比 N4P 成本最高降幅 8.5%

          臺積電計劃 2025 年推出 N4C 工藝,相比 N4P 成本最高降幅 8.5%

          作者: 時間:2024-04-26 來源:IT之家 收藏

          IT之家 4 月 26 日消息,近日展示了全新 級別生產工藝 N4C,通過顯著降低成本和優(yōu)化設計能效,進一步增強 5nm 級別生產工藝。

          本文引用地址:http://www.ex-cimer.com/article/202404/458129.htm

          公司近日舉辦了 2024 北美技術研討會,IT之家翻譯該公司業(yè)務開發(fā)副總裁張凱文內容如下:

          我們的 5nm 和 工藝周期還未結束,從 N5 到 N4,光學微縮密度改進了 4%,而且我們會繼續(xù)增強晶體管性能。

          我們現(xiàn)在為 技術陣容引入 N4C 工藝,讓我們的客戶能夠消除一些掩模并改進標準單元和 SRAM 等原始 IP 設計,以進一步降低總體產品級擁有成本。

          N4C 工藝進一步擴充了 N5 / N4 節(jié)點系列陣容,建立在 N4P 工藝技術上,通過重新設計標準單元和 SRAM 單元、改變一些設計規(guī)則以及減少使用的掩模層數(shù)量,成本比 N4P 最多可以降低 8.5%。




          關鍵詞: 臺積電 晶圓代工 4nm

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();