<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > 智能計(jì)算 > 業(yè)界動(dòng)態(tài) > 蘋(píng)果M5芯片首度曝光:臺(tái)積電代工 用于人工智能服務(wù)器

          蘋(píng)果M5芯片首度曝光:臺(tái)積電代工 用于人工智能服務(wù)器

          作者: 時(shí)間:2024-07-05 來(lái)源:快科技 收藏

          7月5日消息,據(jù)媒體報(bào)道,系列芯片將由代工,使用最先進(jìn)的SoIC-X封裝技術(shù),用于人工智能服務(wù)器。

          本文引用地址:http://www.ex-cimer.com/article/202407/460689.htm

          預(yù)計(jì)在明年下半年批量生產(chǎn)芯片,屆時(shí)將大幅提升SoIC產(chǎn)能。

          目前正在其AI服務(wù)器集群中使用M2 Ultra芯片,預(yù)計(jì)今年的使用量可能達(dá)到20萬(wàn)左右。

          作為臺(tái)積電先進(jìn)封裝技術(shù)組合3D Fabric的一部分,臺(tái)積電SoIC是業(yè)內(nèi)第一個(gè)高密度3D chiplet堆迭技術(shù),SoIC是“3D封裝最前沿”技術(shù)。

          據(jù)悉,SoIC設(shè)計(jì)讓芯片可以直接堆迭在芯片上,臺(tái)積電的3D SoIC的凸點(diǎn)間距最小可達(dá)6um,居于所有封裝技術(shù)首位。

          與CoWoS及InFo技術(shù)相比,SoIC可提供更高的封裝密度、更小的鍵合間隔,還可以與CoWoS/InFo共用,基于SoIC的CoWoS/InFo封裝將帶來(lái)更小的芯片尺寸,實(shí)現(xiàn)多個(gè)小芯片集成。



          關(guān)鍵詞: 蘋(píng)果 臺(tái)積電 M5

          評(píng)論


          相關(guān)推薦

          技術(shù)專(zhuān)區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();