聚焦面向Smarter視覺的Zynq SoC

　　賽靈思：面向Smarter視覺的All Programmable

　　要全面快速推進(jìn)Smarter視覺技術(shù)的發(fā)展，滿足新市場(chǎng)需求，就必須擁有一款具有極高靈活性的處理平臺(tái)、豐富的資源組合以及致力于推進(jìn)Smarter視覺技術(shù)發(fā)展的可靠生態(tài)系統(tǒng)。過去10年來，賽靈思器件在幫助各企業(yè)推進(jìn)這些視覺系統(tǒng)創(chuàng)新方面一直發(fā)揮著重大作用。歷經(jīng)五年發(fā)展后的今天，賽靈思推出了一款整體解決方案，其將幫助Smarter視覺應(yīng)用開發(fā)商快速推出新一代創(chuàng)新技術(shù)。

　　10多年來，嵌入式視覺技術(shù)設(shè)計(jì)人員一直充分利用賽靈思FPGA的可編程性、并行計(jì)算功能和快速I/O功能滿足大量嵌入式視覺系統(tǒng)的需求。過去，設(shè)計(jì)人員用FPGA加速系統(tǒng)中可能拖慢主處理器的功能，或者用FPGA來運(yùn)行僅靠處理器不能執(zhí)行的并行計(jì)算任務(wù)。而現(xiàn)在隨著Zynq-7000 All Programmable SoC的推出，嵌入式視覺技術(shù)開發(fā)人員可獲得一款理想開發(fā)新一代Smarter視覺應(yīng)用的全面可編程器件。

　　賽靈思視頻技術(shù)工程設(shè)計(jì)總監(jiān)Jose Alvarez表示：“Smarter視覺技術(shù)可在能夠在同一開發(fā)板上通信的不同處理器和FPGA中實(shí)現(xiàn)，而Zynq SoC則為電子產(chǎn)業(yè)帶來了前所未有的高集成度?，F(xiàn)在，我們能通過同一芯片上處理器和邏輯之間3,000個(gè)高性能連接以芯片速度而不是板級(jí)速度在主智能處理器和FPGA邏輯之間交換信息。”

　　圖1展現(xiàn)了Zynq SoC在創(chuàng)建多功能車載駕駛員輔助系統(tǒng)時(shí)相對(duì)于傳統(tǒng)多攝像頭、多芯片架構(gòu)的優(yōu)勢(shì)。賽靈思架構(gòu)(圖下左)可使用連接至一個(gè)Zynq SoC的一組攝像頭，實(shí)現(xiàn)盲點(diǎn)檢測(cè)、360度環(huán)視、車道偏離告警以及行人檢測(cè)等功能綁定。相反，現(xiàn)有多功能駕駛員輔助系統(tǒng)需要使用多塊芯片和多個(gè)攝像頭，其不但可讓集成復(fù)雜化，對(duì)性能和系統(tǒng)功耗造成不利影響，而且還可導(dǎo)致BOM成本上升。

　　一些半導(dǎo)體芯片廠商提供將ARM處理器和DSP或GPU結(jié)合的ASSP，但這類器件過于僵化，或是難以為當(dāng)今眾多更智能應(yīng)用提供足夠的計(jì)算性能。基于這些器件的解決方案往往需要增加獨(dú)立的FPGA來解決此類低效率問題。

　　可編程性與性能

　　Zynq SoC相對(duì)于以GPU和DSP為中心的SoC而言，其主要優(yōu)勢(shì)就是具有的可編程性和高性能。ARM處理系統(tǒng)具有軟件可編程性，F(xiàn)PGA邏輯可通過HDL或C++編程，甚至I/O也是全面可編程的。這樣，客戶就能創(chuàng)建出適合其特定應(yīng)用的極高性能Smarter視覺系統(tǒng)，并讓其系統(tǒng)從競(jìng)爭(zhēng)產(chǎn)品中脫穎而出。

　　圖2給出了smarter視覺系統(tǒng)的一般性信號(hào)流程，從中可以看出Zynq All Programmable SoC相對(duì)于基于ARM和DSP以及基于ARM和GPU的ASSP解決方案的優(yōu)勢(shì)。

　　流程中第一個(gè)信號(hào)處理模塊(綠色)是連接器件到攝像頭傳感器的輸入。在Zynq SoC中，開發(fā)人員可讓多種不同I/O信號(hào)適應(yīng)于客戶連接的任何攝像頭需要。。下一個(gè)信號(hào)處理模塊執(zhí)行像素級(jí)處理或視頻處理工作(具體取決于應(yīng)用是面向圖形處理還是顯示)。再下一個(gè)模塊執(zhí)行圖像分析功能，這是一個(gè)計(jì)算密集型任務(wù)，通常需要并行計(jì)算，而這則是FPGA最擅長(zhǎng)的任務(wù)。通過后續(xù)三個(gè)模塊(紅色)，處理系統(tǒng)從分析功能中獲得元數(shù)據(jù)結(jié)果，創(chuàng)建結(jié)果的圖形化表達(dá)(圖形步驟)，然后對(duì)結(jié)果編碼用于發(fā)送。

　　在Zynq SoC中，處理子系統(tǒng)和FPGA邏輯協(xié)同工作。如果需要壓縮，可以方便地在FPGA邏輯中實(shí)現(xiàn)合適的編解碼器。然后在最終的信號(hào)處理模塊(標(biāo)示為“輸出”)中，開發(fā)人員使用Zynq SoC的可編程I/O，可以滿足多種不同通信協(xié)議和視頻傳輸標(biāo)準(zhǔn)的要求，有的是廠商專有標(biāo)準(zhǔn)，有的是特定市場(chǎng)標(biāo)準(zhǔn)，還有的則是業(yè)界標(biāo)準(zhǔn)IP協(xié)議。。與之相比，當(dāng)開發(fā)人員采用以DSP和GPU為中心的SoC開發(fā)算法時(shí)，可能ASSP中的DSP或GPU難以提供所需的性能。為了彌補(bǔ)這種性能不足，開發(fā)人員往往還要在系統(tǒng)中采用獨(dú)立的FPGA。