<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 聚焦面向Smarter視覺的Zynq SoC

          聚焦面向Smarter視覺的Zynq SoC

          作者:Mike Santarini 時間:2014-03-06 來源:電子產(chǎn)品世界 收藏

            :面向視覺的All Programmable

          本文引用地址:http://www.ex-cimer.com/article/234276.htm

            要全面快速推進視覺技術的發(fā)展,滿足新市場需求,就必須擁有一款具有極高靈活性的處理平臺、豐富的資源組合以及致力于推進視覺技術發(fā)展的可靠生態(tài)系統(tǒng)。過去10年來,器件在幫助各企業(yè)推進這些視覺系統(tǒng)創(chuàng)新方面一直發(fā)揮著重大作用。歷經(jīng)五年發(fā)展后的今天,推出了一款整體解決方案,其將幫助Smarter視覺應用開發(fā)商快速推出新一代創(chuàng)新技術。

            10多年來,嵌入式視覺技術設計人員一直充分利用賽靈思的可編程性、并行計算功能和快速I/O功能滿足大量嵌入式視覺系統(tǒng)的需求。過去,設計人員用加速系統(tǒng)中可能拖慢主處理器的功能,或者用來運行僅靠處理器不能執(zhí)行的并行計算任務。而現(xiàn)在隨著Zynq-7000 All Programmable 的推出,嵌入式視覺技術開發(fā)人員可獲得一款理想開發(fā)新一代Smarter視覺應用的全面可編程器件。

            賽靈思視頻技術工程設計總監(jiān)Jose Alvarez表示:“Smarter視覺技術可在能夠在同一開發(fā)板上通信的不同處理器和FPGA中實現(xiàn),而Zynq 則為電子產(chǎn)業(yè)帶來了前所未有的高集成度?,F(xiàn)在,我們能通過同一芯片上處理器和邏輯之間3,000個高性能連接以芯片速度而不是板級速度在主智能處理器和FPGA邏輯之間交換信息。”

            圖1展現(xiàn)了Zynq 在創(chuàng)建多功能車載駕駛員輔助系統(tǒng)時相對于傳統(tǒng)多攝像頭、多芯片架構(gòu)的優(yōu)勢。賽靈思架構(gòu)(圖下左)可使用連接至一個Zynq SoC的一組攝像頭,實現(xiàn)盲點檢測、360度環(huán)視、車道偏離告警以及行人檢測等功能綁定。相反,現(xiàn)有多功能駕駛員輔助系統(tǒng)需要使用多塊芯片和多個攝像頭,其不但可讓集成復雜化,對性能和系統(tǒng)功耗造成不利影響,而且還可導致BOM成本上升。

            一些半導體芯片廠商提供將ARM處理器和DSP或GPU結(jié)合的ASSP,但這類器件過于僵化,或是難以為當今眾多更智能應用提供足夠的計算性能。基于這些器件的解決方案往往需要增加獨立的FPGA來解決此類低效率問題。

            可編程性與性能

            Zynq SoC相對于以GPU和DSP為中心的SoC而言,其主要優(yōu)勢就是具有的可編程性和高性能。ARM處理系統(tǒng)具有軟件可編程性,F(xiàn)PGA邏輯可通過HDL或C++編程,甚至I/O也是全面可編程的。這樣,客戶就能創(chuàng)建出適合其特定應用的極高性能Smarter視覺系統(tǒng),并讓其系統(tǒng)從競爭產(chǎn)品中脫穎而出。

            圖2給出了smarter視覺系統(tǒng)的一般性信號流程,從中可以看出Zynq All Programmable SoC相對于基于ARM和DSP以及基于ARM和GPU的ASSP解決方案的優(yōu)勢。

            流程中第一個信號處理模塊(綠色)是連接器件到攝像頭傳感器的輸入。在Zynq SoC中,開發(fā)人員可讓多種不同I/O信號適應于客戶連接的任何攝像頭需要。。下一個信號處理模塊執(zhí)行像素級處理或視頻處理工作(具體取決于應用是面向圖形處理還是顯示)。再下一個模塊執(zhí)行圖像分析功能,這是一個計算密集型任務,通常需要并行計算,而這則是FPGA最擅長的任務。通過后續(xù)三個模塊(紅色),處理系統(tǒng)從分析功能中獲得元數(shù)據(jù)結(jié)果,創(chuàng)建結(jié)果的圖形化表達(圖形步驟),然后對結(jié)果編碼用于發(fā)送。

            在Zynq SoC中,處理子系統(tǒng)和FPGA邏輯協(xié)同工作。如果需要壓縮,可以方便地在FPGA邏輯中實現(xiàn)合適的編解碼器。然后在最終的信號處理模塊(標示為“輸出”)中,開發(fā)人員使用Zynq SoC的可編程I/O,可以滿足多種不同通信協(xié)議和視頻傳輸標準的要求,有的是廠商專有標準,有的是特定市場標準,還有的則是業(yè)界標準IP協(xié)議。。與之相比,當開發(fā)人員采用以DSP和GPU為中心的SoC開發(fā)算法時,可能ASSP中的DSP或GPU難以提供所需的性能。為了彌補這種性能不足,開發(fā)人員往往還要在系統(tǒng)中采用獨立的FPGA。



          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();