FPGA設(shè)計(jì)開發(fā)軟件ISE使用技巧之：ISE軟件簡(jiǎn)介

　　ISE軟件簡(jiǎn)介

　　Xilinx作為當(dāng)界上最大的FPGA/CPLD生產(chǎn)商之一，長(zhǎng)期以來一直推動(dòng)著FPGA/CPLD技術(shù)的發(fā)展。其開發(fā)的軟件也不斷升級(jí)換代，由早期的Foundation系列逐步發(fā)展到目前的ISE 9.x系列。

　　ISE是集成綜合環(huán)境的縮寫，它是Xillinx FPGA/CPLD的綜合性集成設(shè)計(jì)平臺(tái)，該平臺(tái)集成了設(shè)計(jì)、輸入、仿真、邏輯綜合、布局布線與實(shí)現(xiàn)、時(shí)序分板、芯片下載與配置、功率分析等幾乎所有設(shè)計(jì)流程所需工具。

　　ISE系列軟件分為4個(gè)系列：WebPACK、BaseX、Foundation和Aliance。ISE WebPACK系列可以在www.xilinx.com網(wǎng)站上直接下載，是一個(gè)免費(fèi)軟件，支持一些常用的器件族;ISE BaseX系列的器件最大規(guī)模不超過700k系統(tǒng)門;ISE Foundation系列是最早期Foundation系列的延伸;ISE Alliance系列支持的器件族最全，功能強(qiáng)大，是Xilinx的主推設(shè)計(jì)平臺(tái)，所以推薦安裝ISE Alliance系列。

　　ISE的主要特點(diǎn)如下。

　　1.優(yōu)良的集成環(huán)境

　　ISE是一個(gè)集成環(huán)境，可以完成整個(gè)FPGA/CPLD開發(fā)過程。ISE集成了很多著名FPGA/CPLD設(shè)計(jì)工具，根據(jù)設(shè)計(jì)流程合理應(yīng)用這些工具，可以大大提高產(chǎn)品設(shè)計(jì)效率。

　　2.簡(jiǎn)潔流暢的界面風(fēng)格

　　ISE界面風(fēng)格簡(jiǎn)潔流暢，易學(xué)易用。ISE的界面秉承了可視化編程技術(shù)，界面根據(jù)設(shè)計(jì)流程而組織，整個(gè)設(shè)計(jì)過程只需按照界面組織結(jié)構(gòu)依次單擊相應(yīng)的按鈕或選擇相應(yīng)的選項(xiàng)即可。

　　3.豐富的在線幫助信息

　　ISE有豐富的在線幫助信息，結(jié)合Xilinx的技術(shù)支持網(wǎng)站，一般設(shè)計(jì)過程中可能遇到的問題都能得到很好的解決。Xilinx的官方網(wǎng)站上提供了相關(guān)軟件(可供下載)、軟件使用說明、軟件更新、硬件資料、參考設(shè)計(jì)以及使用過程中常遇到的問題的解決等，此外還提供了大量的視頻教程，便于用戶學(xué)習(xí)。

　　4.強(qiáng)大的設(shè)計(jì)輔助功能

　　ISE秉承了Xilinx設(shè)計(jì)軟件的強(qiáng)大輔助功能。在編寫代碼時(shí)可以使用編寫向?qū)晌募^和模塊框架，也可使用語(yǔ)言模板(Language Templates)幫助編寫代碼，在圖形輸入時(shí)可以使用ECS的輔助項(xiàng)幫助設(shè)計(jì)原理圖。

　　另外，ISE的Core Generator和LogiBLOX工具可以方便地生成IP Core(IP核)與高效模塊為用戶所用，大大減少了設(shè)計(jì)者的工作量，提高了設(shè)計(jì)效率與質(zhì)量。

　　目前ISE的最新版本為ISE 9.1i。Xilinx ISE 9.1于2007年3月發(fā)布，是業(yè)界最完整的可編程邏輯設(shè)計(jì)解決方案，用于實(shí)現(xiàn)最優(yōu)性能、功率管理、降低成本和提高生產(chǎn)率。ISE 9.1i 利用新SmartCompile 技術(shù)，來幫助用戶在更少的時(shí)間內(nèi)實(shí)現(xiàn)業(yè)內(nèi)最快速的 FPGA 性能。

　　6.1.2 ISE 7.1i特點(diǎn)

　　由于本書中所涉及的例程都是在ISE 7.1i下完成的，這里對(duì)ISE 7.1i的特點(diǎn)做重點(diǎn)介紹。Xilinx于2005年3月推出針對(duì)Xilinx Virtex-4 和新推出的Spartan-3E系列FPGA產(chǎn)品而優(yōu)化的集成軟件環(huán)境(ISE)7.1i版。其相比與從前的版本有以下新特性。

　　1.易用性有所提高

　　ISE 7.1i中新的易用性特色可以加快工程師的設(shè)計(jì)過程。在設(shè)計(jì)流程中的每一步，ISE 7.1i都提供了顯而易見的實(shí)施結(jié)果。新的設(shè)計(jì)摘要視圖(Design Summary View)和消息過濾(Message Filtering)功能突出了重要的設(shè)計(jì)信息，從而減少了在詳細(xì)的報(bào)告文件中搜索的需求。新的技術(shù)指示器(Technology Viewer)通過易于瀏覽的示意圖表來顯示合成后的實(shí)施結(jié)果。

　　2.集成了兩款新的仿真器

　　ISE 7.1i中還集成了兩款新的仿真器，ISE Simulator 和 ModelSim Xilinx Edition-III，從而可實(shí)現(xiàn)更快的仿真和更大的設(shè)計(jì)容量。通過利用實(shí)時(shí)芯片上(in-silicon)調(diào)試功能來加強(qiáng)仿真能力，ChipScope Pro 和 ISE 7.1i可使實(shí)時(shí)驗(yàn)證所需要的時(shí)間僅為ASIC或競(jìng)爭(zhēng)FPGA驗(yàn)證流程的一半。ChipScope Pro現(xiàn)在還允許設(shè)計(jì)人員從全球任何地方通過網(wǎng)絡(luò)連接對(duì)系統(tǒng)進(jìn)行驗(yàn)證和調(diào)試。

　　3.通用性能提高

　　通過支持64位Linux，ISE 7.1i為更高密度的設(shè)計(jì)和開發(fā)創(chuàng)造了優(yōu)越條件。重要的是，ISE 7.1i 可直接插入到現(xiàn)有EDA設(shè)計(jì)流程中，與第三方EDA合作伙伴的合成、仿真、HDL分析和驗(yàn)證等設(shè)計(jì)工具緊密集成。

　　4.支持Spartan-3E FPGA 系列和超低功耗Spartan-3L FPGA

　　對(duì)于設(shè)計(jì)人員來說，成本也是一項(xiàng)重大的挑戰(zhàn)。ISE 7.1i支持Spartan-3E FPGA 系列和超低功耗Spartan-3L FPGA，因而可支持額外的大批量設(shè)計(jì)，可大大節(jié)約設(shè)計(jì)者的成本。

　　總得來說，ISE 7.1i獨(dú)特的集成度、高速度以及易用性可以幫助設(shè)計(jì)人員解決所面臨的最緊迫的一些挑戰(zhàn)。

　　新版工具集成了主要功耗分析、分層設(shè)計(jì)、仿真和調(diào)試等功能，還支持目前應(yīng)用越來越多的基于Linux的設(shè)計(jì)環(huán)境。工具中還包括了針對(duì)在所有性能領(lǐng)域全球都最快的FPGA Virtex-4系列的新速度文件。

　　與競(jìng)爭(zhēng)解決方案相比，ISE 7.1i的邏輯構(gòu)造性能優(yōu)勢(shì)高達(dá)70%，同時(shí)在DSP、嵌入式處理和連接功能方面也遙遙領(lǐng)先。設(shè)計(jì)人員可在設(shè)計(jì)中充分享受這些優(yōu)勢(shì)。ISE 7.1i中還包括了對(duì)新推出的全球成本最低的FPGA產(chǎn)品Spartan-3E系列完全支持的功能。