FPGA設(shè)計(jì)開發(fā)軟件ISE使用技巧之：片上邏輯分析儀（ChipScope Pro）使用技巧

　　表6.4 觸發(fā)條件判斷單元的類型

　　類 型數(shù)值類型匹 配 功 能Bit/Slice說 明

　　Basic0、1、X=、<>8用于一般信號(hào)比較，是一種節(jié)約資源的類型

　　Basic(w/trans)0、1、X、R、F、B=、<>、transition detection4用于控制信號(hào)的比較，可以檢測跳變的發(fā)生

　　Extend0、1、X=、<>、>、>=、<、<=2當(dāng)主要考慮數(shù)據(jù)的大小時(shí)，用于地址或數(shù)據(jù)信號(hào)大小的比較

　　Extend(w/trans)0、1、X、R、F、B=、<>、>、>=、<、<=、transition detection2當(dāng)數(shù)據(jù)和地址信號(hào)的大小和跳變都需要考慮時(shí)，可以用于檢測跳變的發(fā)生

　　Range0、1、X=、<>、>、>=、<、<=、in range、not in range1當(dāng)數(shù)據(jù)和地址的大小需要考慮時(shí)，可以用于檢測數(shù)值是否在一定范圍內(nèi)

　　Range(w/trans)0、1、X、R、F、B=、<>、>、>=、<、<=、in range、not in range、transition detection1當(dāng)數(shù)據(jù)和地址的大小和跳變都需要考慮時(shí)，可以用于檢測跳變和數(shù)值是否在一定范圍內(nèi)

　　“Capture Parameters”選項(xiàng)卡可以對(duì)存儲(chǔ)深度、采樣時(shí)刻等參數(shù)進(jìn)行設(shè)置，如圖6.43所示。

　　圖6.43 “Capture Parameters”選項(xiàng)卡設(shè)置

　　所謂存儲(chǔ)深度，是指在滿足觸發(fā)條件后，要存儲(chǔ)多少數(shù)據(jù)，用于最終的波形顯示。ChipScope Pro可能的最大存儲(chǔ)深度為16384，最大數(shù)據(jù)位寬為256bit。實(shí)際的數(shù)據(jù)存儲(chǔ)深度和位數(shù)由FPGA內(nèi)部剩余的BlockRam的數(shù)量決定。

　　對(duì)于“Data Same As Trigger”選項(xiàng)，有時(shí)要觀測的信號(hào)就是設(shè)置的觸發(fā)條件中的信號(hào)，此時(shí)選中此項(xiàng)即可。有時(shí)設(shè)定了觸發(fā)條件后，想觀察別的數(shù)據(jù)信號(hào)，這時(shí)可以不選中此項(xiàng)，數(shù)據(jù)與觸發(fā)信號(hào)完全獨(dú)立。

　　“Net Connections”選項(xiàng)卡可以設(shè)置觸發(fā)端口信號(hào)線與要觀測的信號(hào)的連接，要觀測哪些信號(hào)，就將這些信號(hào)與端口的信號(hào)線連接即可，如圖6.44所示。

　　圖6.44 “Net Connections”選項(xiàng)卡設(shè)置

　　設(shè)置的連接信號(hào)可以分為3類：時(shí)鐘信號(hào)(CLOCK PORT)、觸發(fā)端口信號(hào)(TRIGGER PORTS)和數(shù)據(jù)信號(hào)(DATA PORT)。單擊“Modify Connections”按鈕會(huì)出現(xiàn)如圖6.40所示對(duì)話框。

　　圖6.45 網(wǎng)線連接對(duì)話框

　　設(shè)置完所有信號(hào)后，端口名字會(huì)變?yōu)楹谏?，否則為紅色。設(shè)置完上述各項(xiàng)后，單擊“Inserter”按鈕，邏輯分析儀的網(wǎng)表就插入到原來的設(shè)計(jì)網(wǎng)表當(dāng)中。之后在ISE下完成布局布線并下載后，就可以用ChipScope Pro Analyzer進(jìn)行觀測了。

　　6.7.4 ChipScope Pro Analyzer簡介

　　將邏輯分析的核插入設(shè)計(jì)當(dāng)中后，就可以運(yùn)行ChipScope Pro Analyzer進(jìn)行觀測了，ChipScope Pro Analyzer的啟動(dòng)方式有兩種。

　　(1)直接運(yùn)行“開始”/“程序”/“ChipScope Pro 8.2i”/“ChipScope Pro Analyzer”。

　　(2)在ISE下啟動(dòng)。

　　如圖6.46所示，雙擊“Analyze Design Using ChipScope”即可啟動(dòng)，ChipScope Pro Analyzer界面如圖6.47所示。

　　圖6.46 從ISE中直接啟動(dòng)ChipScope Pro Analyzer

　　圖6.47 ChipScope Pro Analyzer用戶界面

　　ChipScope Pro Analyzer使用步驟如下。

　　1.單擊圖標(biāo)，打開JTAG并口連接電纜

        在此之前要保證已將JTAG與器件連接好，如果連接無誤，會(huì)出現(xiàn)如圖6.48所示的對(duì)話框。

　　對(duì)話框中會(huì)顯示JTAG連接的FPGA類型和所用的配置器件類型，這里使用的FPGA為Spartan 3系列，配置器件選用的是XCF02S。

　　圖6.48 JTAG正常連接后提示

　　2.下載配置文件

　　在ISE下完布局布線后，生成配置文件*.bit文件。注意：ChipScope Pro采用JTAG方式觀測FPGA內(nèi)部信號(hào)，這就要求在生成下載文件時(shí)。在“Generate Programming File”的屬性對(duì)話框(如圖6.49所示)中設(shè)置“Startup Options”/“FPGA Start-Up Clock”為JTAG Clock，否則ChipScope Pro將無法正確配置器件。

　　下載配置文件時(shí)，選擇“Device”/“DEV1”/“Configure”選項(xiàng)，如圖6.50所示。單擊后會(huì)出現(xiàn)如圖6.51所示的對(duì)話框，選擇要下載的*.bit文件，對(duì)FPGA進(jìn)行配置。

　　圖6.50 配置FPGA

　　圖6.51 選擇配置文件對(duì)話框

　　3.設(shè)置觸發(fā)條件

　　成功完成對(duì)FPGA的配置后，會(huì)出現(xiàn)如圖6.52所示界面。

　　圖6.52 成功完成配置后用戶界面

　　如圖6.52所示，ChipScope Pro Analyzer的界面由兩部分組成。

　　左邊一欄為工程視窗和信號(hào)列表。工程視窗的下拉列表中有“Trigger Setup”、“Waveform”選項(xiàng)。雙擊后，就會(huì)有相應(yīng)的視窗在右邊顯示。信號(hào)列表中列出了所有信號(hào)，在這里可以增加或刪除視圖中的信號(hào)，對(duì)信號(hào)重命名，也可以將信號(hào)組合為總線以便于觀察。