<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > FPGA設(shè)計開發(fā)軟件ISE使用技巧之:典型實例-ChipScope功能演示

          FPGA設(shè)計開發(fā)軟件ISE使用技巧之:典型實例-ChipScope功能演示

          作者: 時間:2015-02-02 來源:網(wǎng)絡(luò) 收藏

            6.8 典型實例11:ChipScope功能演示

          本文引用地址:http://www.ex-cimer.com/article/269339.htm

            6.8.1 實例的內(nèi)容及目標(biāo)

            1.實例的主要內(nèi)容

            本節(jié)通過一個簡單的計數(shù)器,使用ChipScope的兩種實現(xiàn)流程,基于Xilinx開發(fā)板完成設(shè)計至驗證的完整過程。本實例的工作環(huán)境如下。

            · 設(shè)計軟件: 7.1i。

            · 綜合工具:自帶的XST。

            · 仿真軟件:ModelSim SE 5.8C。

            · 在線調(diào)試:ChipScope Pro 8.2i。

            · 硬件平臺:紅色颶風(fēng)II代Xilinx開發(fā)板。

            · 實例內(nèi)容:計數(shù)器。通過ChipScope Pro觀測計數(shù)器的計數(shù)值,代碼參見本書實例代碼的“典型實例11”文件夾。其中count_new文件夾對應(yīng)采用流程1實現(xiàn)的工程,count文件夾對應(yīng)用流程2實現(xiàn)的工程。

            使用ChipScope Pro進(jìn)行在線調(diào)試主要有兩種實現(xiàn)流程。

            (1)基于ChipScope Pro Core Generator的實現(xiàn)流程。

            · 調(diào)用ChipScope Pro Core Generator生成邏輯分析儀的網(wǎng)表文件。

            · 修改用戶RTL,插入邏輯分析儀代碼。

            · 綜合,實現(xiàn),下載bit配置文件。

            · 調(diào)用ChipScope Pro Analyzer觀察波形。

            (2)基于ChipScope Pro Core Inserter,通過新建資源的實現(xiàn)流程。

            · 對工程文件進(jìn)行綜合,生成網(wǎng)表文件。

            · 調(diào)用ChipScope Pro Core Inserter,插入邏輯分析核。

            · 布局、布線,生成bit配置文件并下載。

            · 調(diào)用ChipScope Pro Analyzer觀察波形。

            由上面可以看出,兩種實現(xiàn)方式的主要區(qū)別在于生成邏輯分析核的方式不同。本實例將分別采用這兩種方式應(yīng)用ChipScope Pro觀測內(nèi)部信號。

            為了便于讀者的理解,本實例將編寫一個簡單的計數(shù)器,通過ChipScope Pro觀測計數(shù)的數(shù)值。代碼的功能仿真結(jié)果如圖6.59所示。

            

           

            圖6.59 計數(shù)器功能仿真結(jié)果

            其中,count為8位計數(shù)值,采用循環(huán)計數(shù)方式。

            2.實例目標(biāo)

            通過本實例,讀者應(yīng)達(dá)到下面的目標(biāo)。

            · 熟悉ChipScope工具的使用方法。

            · 熟悉基于ChipScope Pro Core Generator的實現(xiàn)流程。

            · 熟悉基于ChipScope Pro Core Inserter的實現(xiàn)流程。

            6.8.2 基于ChipScope Pro Core Generator的實現(xiàn)流程

            基于ChipScope Pro Core Generator實現(xiàn)流程的具體步驟如下。

            (1)新建工程,添加源代碼。

            新建工程后,將源代碼文件counter_new.v及約束文件counter.ucf添加至工程中,如圖6.60所示。

            (2)啟動ChipScope Pro Core Generator。

            運行“開始”/“程序”/“ChipScope Pro 8.2i”/“ChipScope Pro Core Generator”命令,啟動ChipScope Pro Core Generator,出現(xiàn)如圖6.61所示界面。

            

           

            圖6.60 新建工程結(jié)果 圖6.61 ChipScope Pro Core Generator用戶界面

            (3)選擇集成控制核(ICON核)。

            首先在核類型選擇頁面中選擇生成ICON核,如圖6.61所示。

            (4)選擇目錄及器件。

            如圖6.62所示,在本實例中選擇Spartan3器件。輸出路徑選擇新建工程所在的文件夾??刂贫丝诘臄?shù)目為1,控制端口的數(shù)目可以根據(jù)用戶的需要設(shè)置。如需要觀察多組數(shù)據(jù)時,可以設(shè)多組控制端口。這里只需要觀察內(nèi)部計數(shù)器的計數(shù)值,因此設(shè)置為1。

          fpga相關(guān)文章:fpga是什么


          塵埃粒子計數(shù)器相關(guān)文章:塵埃粒子計數(shù)器原理

          上一頁 1 2 3 4 5 下一頁

          關(guān)鍵詞: FPGA ISE

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();