FPGA設(shè)計開發(fā)軟件ISE使用技巧之：典型實例-ChipScope功能演示

　　(12)生成ILA核。

　　單擊圖6.69中的“Generate Core”按鈕，生成邏輯分析儀(ILA)，如圖6.70所示。

　　圖6.67 設(shè)置觸發(fā)參數(shù)對話框

　　圖6.68 設(shè)置存儲深度和數(shù)據(jù)位寬對話框

　　圖6.69 設(shè)置生成實例的語言類型和綜合工具

　　圖6.70 生成ILA核

　　(13)將ICON和ILA插入設(shè)計。

　　完成上述步驟后就完成了集成控制核(ICON)和邏輯分析儀(ILA)的生成，系統(tǒng)生成的主要文件如表6.5所示。

　　表6.5 ChipScope生成文件列表

　　icon.edn集成控制器的網(wǎng)表文件

　　icon.ncf集成控制器的網(wǎng)表約束文件

　　icon_xst_example.v集成控制器的嵌入式例子代碼

　　ila.end集成邏輯分析儀的網(wǎng)表文件

　　ila.ncf集成邏輯分析儀的網(wǎng)表約束文件

　　ila_xst_example.v集成邏輯分析儀的嵌入式例子代碼

　　用戶需要做的是根據(jù)提供的例程代碼來修改自己的代碼，將生成的集成控制核和集成邏輯分析儀插入到設(shè)計當(dāng)中。具體修改時，需要在源文件中添加如下代碼：

　　icon i_icon // ICON core instance,實例化ICON核

　　(

　　.control0 (control0)

　　);

　　wire [7:0] trig0;

　　ila i_ila // ILA core instance,實例化ILA核

　　(

　　.control (control0),

　　.clk (clk),

　　.trig0 (trig0)

　　);

　　assign trig0 = count;

　　從代碼中可以看出要做的工作主要是實例化ICON核和ILA核。注意要將觀察的信號(在這里為count)與ILA核的輸入信號相連接，系統(tǒng)時鐘與ILA核的時鐘輸入相連接，ICON的輸出控制信號與ILA的輸入控制信號相連接。這樣就可以通過修改RTL代碼來插入集成邏輯控制器和集成邏輯分析儀了。

　　(14)綜合，布局布線，生成配置文件并下載。

　　具體的操作步驟可以參看2.6節(jié)的介紹，這里不再詳述。需要注意的是ChipScope Pro要通過JTAG接口與器件連接。生成配置文件時，時鐘要設(shè)置為JTAG Clock。

　　(15)啟動ChipScope Pro Analyzer。

　　可通過直接運行“開始”/“程序”/“ChipScope Pro 8.2i”/“ChipScope Pro Analyzer”，也可以在ISE集成環(huán)境下，在進程瀏覽器中雙擊“Analyze Design Using ChipScope”啟動。啟動后界面如圖6.71所示。

　　(16)打開JTAG連接。

　　單擊

　　(17)設(shè)置觸發(fā)條件。

　　觸發(fā)條件設(shè)置如圖6.73所示。

　　圖6.71 ChipScope Pro Analyzer用戶界面

　　圖6.72 成功連接后用戶界面

　　圖6.73 設(shè)置觸發(fā)條件對話框

　　設(shè)置觸發(fā)條件函數(shù)為“==”，數(shù)值為0000_0000(也就是說，觸發(fā)端口的信號值為0000_0000時開始采集數(shù)據(jù))。設(shè)置采集深度為8192。這里只有一個觸發(fā)件M0，只需采用默認即可。當(dāng)有多個條件時，要在“Trig”選項卡下設(shè)置起作用的正確條件，也可將觸發(fā)條件設(shè)置為幾個條件的邏輯組合。