FPGA設(shè)計(jì)開發(fā)軟件ISE使用技巧之:典型實(shí)例-ChipScope功能演示
(18)開始采樣調(diào)試。
本文引用地址:http://www.ex-cimer.com/article/269339.htm 單擊左上角的運(yùn)行按扭,開始采樣。捕獲觸發(fā)條件后,ChipScope將采集所設(shè)置存儲深度的波形,如圖6.74所示。

圖6.74 采集信號的波形圖
在波形顯示窗口下可對波形進(jìn)行放大




圖6.75 組合總線數(shù)據(jù)
添加成功后,就可以在新生成的Bus下看到總線數(shù)據(jù),如圖6.76所示。圖中DataPort為新生成的總線,設(shè)計(jì)者可以根據(jù)需要修改總線的名稱。

圖6.76 總線數(shù)據(jù)生成結(jié)果
通過上述步驟就完成了應(yīng)用ChipScope Pro的一個完整的流程,這種流程是通過修改源代碼來添加邏輯分析儀的。下面的流程可以不用修改設(shè)計(jì)代碼,直接將邏輯分析儀插入到設(shè)計(jì)的網(wǎng)表文件中,使用方便,應(yīng)用比較廣泛。
6.8.3 基于ChipScope Pro Core Inserter的實(shí)現(xiàn)流程
基于ChipScope Pro Core Inserter實(shí)現(xiàn)流程的具體步驟如下。
(1)新建工程,添加源代碼。
參見第一種實(shí)現(xiàn)流程的同一步驟。
(2)新建ChipScope Pro 資源。
選擇ISE的“Project”/“New Source”,再選擇“ChipScope Definition and Connection”選項(xiàng),輸入新建資源的名稱:count,生成count.cdc資源文件。如果有現(xiàn)成的擴(kuò)展名為cdc的文件,也可以通過“Project”/“Add Source”來添加,如圖6.77所示。
完成后在工程瀏覽器中可以看到包含的count.cdc文件,如圖6.78所示。


圖6.77 新建.cdc資源對話框 圖6.78 新建.cdc資源結(jié)果
(3)綜合。
與前一種設(shè)計(jì)流程不同,這里要先對源文件進(jìn)行綜合,在這種設(shè)計(jì)流程中,ILA核是直接插入到設(shè)計(jì)綜合后生成的邏輯網(wǎng)表中的,因此要先對源文件進(jìn)行綜合。
(4)設(shè)置ICON及ILA各項(xiàng)參數(shù)。
在工程瀏覽器中雙擊count.cdc文件,打開ChipScope Pro Core Inserter工具,如圖6.79所示。

圖6.79 ChipScope Pro Core Inserter用戶界面
在圖中可以看到,這里無需再設(shè)置輸入網(wǎng)表文件的路徑,系統(tǒng)會自動找到網(wǎng)表文件,并設(shè)置輸出文件的路徑。
單擊“Next”按鈕進(jìn)入ICON核設(shè)置頁面,如圖6.80所示。

圖6.80 “Select Integrated Controller Options”ICON對話框
其中,“Disable JTAG Clock BUFG Insertion”用于指定是否禁止在JTAG時鐘上插入BUFG。如果選中此項(xiàng),JTAG時鐘將使用普通布線資源,而不是全局時鐘布線。這里此項(xiàng)不選,用全局時鐘布線。
完成ICON核的設(shè)置以后,選擇單擊“Next”按鈕,進(jìn)入ILA核設(shè)置頁面,如圖6.81所示。

圖6.81 “Trigger Parameters”選項(xiàng)卡設(shè)置
在觸發(fā)器設(shè)置頁面中,設(shè)置觸發(fā)端口數(shù)、觸發(fā)寬度、觸發(fā)條件單元函數(shù)和個數(shù)等。如有不一致,請讀者對照上圖修改,設(shè)置完畢后單擊“Next”按鈕出現(xiàn)如圖6.82所示對話框。

圖6.82 “Capture Parameters”選項(xiàng)卡設(shè)置
如圖6.82所示,設(shè)置存儲深度為8192,采樣時刻為上升沿。選中“Data Same As Trigger”,即數(shù)據(jù)信號與觸發(fā)信號相同。設(shè)置完畢后單擊“Next”按鈕,可以看到已經(jīng)定義的ILA,如圖6.83所示。

圖6.83 “Net Connection”選項(xiàng)卡設(shè)置
此時由于還沒有對網(wǎng)表進(jìn)行映射,因此網(wǎng)絡(luò)線都是呈紅色顯示。單擊“Modify Connection”按鈕,設(shè)置時鐘信號和TRIG信號與要觀測的信號的映射關(guān)系,如圖6.84及6.85所示。

圖6.84 設(shè)置時鐘信號連接

圖6.85 設(shè)置數(shù)據(jù)連接
fpga相關(guān)文章:fpga是什么
塵埃粒子計(jì)數(shù)器相關(guān)文章:塵埃粒子計(jì)數(shù)器原理
評論