適用功率MOSFET封裝的選擇

2004年8月A版

　　隨著個(gè)人計(jì)算機(jī)、服務(wù)器、網(wǎng)絡(luò)及電信系統(tǒng)等很多最終設(shè)備的功率水平和功率密度的要求持續(xù)不斷提高，對(duì)組成電源管理系統(tǒng)的元部件的性能提出了越來越高的要求。直到最近，硅技術(shù)一直是提高電源管理系統(tǒng)性能的最重要因素。然而，過去數(shù)年中硅技術(shù)的改進(jìn)已經(jīng)將MOSFET的RDS(on)和功率半導(dǎo)體的發(fā)熱量降低到了相當(dāng)?shù)偷乃?，以?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/封裝">封裝限制了器件性能的提高。隨著系統(tǒng)電流要求成指數(shù)性增加，市場(chǎng)上已經(jīng)出現(xiàn)了多種先進(jìn)的功率MOSFET封裝。流行的封裝形式包括：DPAK、SO-8、CopperStrap SO-8、PowerPak、LFPAK、 DirectFET、iPOWIR等。雖然這些技術(shù)提供了更多的設(shè)計(jì)自由度，但太多的選擇也使得人們大感困惑，特別是讓那些嵌入式電源的設(shè)計(jì)者無所適從，他們沒有很多資源來試驗(yàn)所有這些不熟悉的器件。本文將對(duì)每種封裝進(jìn)行比較，強(qiáng)調(diào)各種嵌入式應(yīng)用的性能差異，力圖使元器件的選擇變得更為簡(jiǎn)單。

新型封裝技術(shù)的需要

　　考慮到成本和尺寸方面的壓力，以及最近12V配電總線架構(gòu)的采用，嵌入式的負(fù)載點(diǎn)(POL)DC/DC 電源正變得越來越流行。

　　由于具有尺寸小、外形薄、標(biāo)準(zhǔn)占用面積、性能不錯(cuò)等特點(diǎn)，標(biāo)準(zhǔn)型焊線式SO-8多年以來一直是嵌入式POL電源的首選。然而，隨著MOSFET硅技術(shù)的迅速發(fā)展，硅器件的RDS(on)開始逼近亞mW水平，而標(biāo)準(zhǔn)的SO-8，由于裸片封裝電阻(DFPR)較大，已經(jīng)成為硅性能發(fā)揮的一個(gè)瓶頸。

　　焊線式SO-8的性能受到以下四個(gè)因素的嚴(yán)重限制：

封裝電阻

　　典型值1.6mW。在最新器件的總MOSFET RDS(on)中，約50%來自于封裝電阻。主要原因是內(nèi)部源極通過焊線連接到引腳，如圖1(a)所示。

封裝電感

　　內(nèi)部焊線的引線框封裝的柵極、源極和漏極連接處引入寄生電感。源極電感在電路中將會(huì)象圖2(a)那樣以共源電感形式出現(xiàn)，對(duì)MOSFET的開關(guān)速度有著最大的影響。由于沒有直接連接到電路裸片的源極，柵極驅(qū)動(dòng)電路和主電源通道分享同一電感。在電流開關(guān)過程中，該電感將引入很大的Ldi/dt 效應(yīng)，使器件的導(dǎo)通和關(guān)斷速度變慢。在開關(guān)頻率很高的情況下，這一效應(yīng)會(huì)大大影響性能。

結(jié)到PCB的熱阻

　　MOSFET的漏極與引線框固連在一起，而引線框又與塑料模塑在一起。耗散的功率必須側(cè)向傳導(dǎo)到漏極引線和PCB上，這是主要的熱傳導(dǎo)路徑。源極連接處到PCB的熱阻則更高。

結(jié)到外殼(封裝頂部)的熱阻

　　由于標(biāo)準(zhǔn)的SO-8采用塑料包封形式，故到封裝頂部的傳熱路徑很差。

　　SO-8封裝的種種限制對(duì)其電學(xué)和熱學(xué)性能有著極大的影響。隨著電流密度要求的提高，對(duì)尺寸大小與SO-8相近的新型封裝的需求也變得十分明顯。 圖1示出了若干種經(jīng)過改進(jìn)的封裝形式。由于全面或部分突破了標(biāo)準(zhǔn)SO-8的上述4種主要限制，這些封裝形式的性能與SO-8相比都得到了某種程度的提高。

CopperStrap  SO-8技術(shù)

　　CopperStrap是一種新型的互聯(lián)方法，它用覆蓋裸片表面的實(shí)心銅帶來取代源極與引線框間的焊線連接。圖1(b)示出了CopperStrap SO-8的結(jié)構(gòu)，它的另一個(gè)商標(biāo)名為PowerConnect。CopperStrap 在硅片和引線框及PCB板之間實(shí)現(xiàn)了一條更好的導(dǎo)熱、導(dǎo)電路徑。它使得熱阻下降了10%~20%，而且讓封裝帶來的源極連接電阻下降了60%。特別是通過用CopperStrap替換21根2密耳的金焊線(SO-8封裝所能容納的最高連線數(shù))的辦法，將裸片的源電阻從1 mW降低到了 0.4mW。為了釋放銅帶和硅器件之間由于接觸溫度系數(shù)失配引起的熱應(yīng)力，用充銀的樹脂來將銅帶粘接到鋁質(zhì)頂蓋金屬板上。銅帶的形狀和特征對(duì)熱循環(huán)條件下的應(yīng)力分布好壞也有關(guān)鍵性影響。

　　CopperStrap在降低SO-8封裝的電阻方面前進(jìn)了一大步，而且其占用面積與傳統(tǒng)的SO-8也完全相同。事實(shí)上，如今已有如此多的低RDS(on) SO-8器件采用了CopperStrap技術(shù)，該技術(shù)本身現(xiàn)在已經(jīng)被認(rèn)為是一種標(biāo)準(zhǔn)的SO-8。然而，CopperStrap的結(jié)到外殼頂部的熱阻、結(jié)到PCB的熱阻和源極電感等性能并未得到改善。隨著人們不斷追求更大的電流，它的優(yōu)勢(shì)地位很快就會(huì)喪失。

PowerPak技術(shù)

　　SO-8最大的問題在于其結(jié)到PCB的熱阻很高。過量的功率耗散使得硅片的溫度顯著上升。封裝下一步的發(fā)展方向，自然是通過除去引線框下方的塑封混合物以及讓引線框金屬結(jié)構(gòu)直接與PCB接觸來改善裸片PCB之間的熱接觸。引線框下面變成大面積的漏極接觸，并焊接到PCB上。它提供了大得多的接觸面積，把熱量從裸片上導(dǎo)走。這種結(jié)構(gòu)還有一個(gè)附帶的好處，即可以制成更薄的器件，因?yàn)樗芊獠牧系南档土似浜穸取＿@種封裝技術(shù)的一個(gè)實(shí)例如圖1(c)所示出。PowerPak這種封裝實(shí)現(xiàn)形式的占用面積與SO-8保持一致，但其厚度約為1mm。PowerPak仍然保留了CopperStrap技術(shù)，將到源極的接觸電阻保持在很低水平上。這項(xiàng)技術(shù)與MLP、 LFPAK、 SuperSO-8、 WPAK、 PowerFlat和Bottomless SO-8等技術(shù)保持兼容。

　　PowerPak大大減小了結(jié)到PCB的熱阻，從而實(shí)現(xiàn)到母板的高效率傳熱。不過，由于電流方面的需求迅速提高，母板將出現(xiàn)熱飽和，因此不以母板來吸熱的要求將越來越多。通過散熱器實(shí)現(xiàn)頂端冷卻將日益流行。

DirectFET技術(shù)

　　DirectFET 是一種革命性的概念，它實(shí)質(zhì)上同時(shí)消除了上述SO-8的4種限制。圖1(d)示出DirectFET封裝用于一個(gè)MOSFET裸片的情形。硅片安裝在銅外殼上。封裝底部特別設(shè)計(jì)的帶有源極和柵極焊盤的裸片，焊盤可以直接焊接到PCB上。這種銅“罐子”形成了從芯片的另一側(cè)到電路板的漏極連接。該封裝形式避免了傳統(tǒng)的引線框和焊線，兩者正是封裝電阻的主要來源，而且消除了限制大多數(shù)SMT封裝溫度性能的塑料封裝。

　　這種配置最大限度提高了源極和柵極焊盤與PCB間的接觸面積，從而保證了極高的電學(xué)和熱學(xué)效率。銅“罐子”漏極接觸還為熱量的耗散提供了另一條途徑，形成極為有效的散熱器結(jié)構(gòu)。DirectFET封裝中基本沒有源極電感，MOSFET源極的充分連接亦形成了驅(qū)動(dòng)電路到柵極和源極的連接，而且在大電流路徑上沒有任何PCB雜散電感的影響，如圖2(b)所示。因此，DirectFET的高頻開關(guān)特性極為出色。

　　接入電路后的測(cè)試結(jié)果表明，一個(gè)DirectFET結(jié)構(gòu)在不帶頂部冷卻的情況下，可以輕松的取代兩個(gè)并聯(lián)的SO-8封裝，有時(shí)能替代2個(gè)并聯(lián)的PowerPAK。在有散熱器固接到其銅外殼的情況下，使用DirectFET可減少并聯(lián)MOSFET的必要性。DirectFET是一種完美的封裝形式，在這種封裝形式中，硅片再次成為MOSFET性能進(jìn)一步提高的限制因素。幾種封裝性能的比較一覽表見表1。

iPOWIR技術(shù)

　　隨著封裝和硅技術(shù)的進(jìn)步，功率MOSFET已經(jīng)能跟上迅速上升的電流需求。然而，對(duì)于嵌入式POL變換器來說，設(shè)計(jì)的努力也沒有變得更容易，事實(shí)上，為了獲得必要的電氣和熱性能，布線和元器件的選擇變得如此之關(guān)鍵，以至于任何失策都將導(dǎo)致可靠性方面的問題。嵌入式電源的可測(cè)性只局限于DC參數(shù)，這也產(chǎn)生對(duì)可靠性更多的關(guān)注。

　　iPOWIR技術(shù)可簡(jiǎn)化設(shè)計(jì)問題。通過添加少數(shù)幾個(gè)外接元件，即可在一次布線迭代中完成大電流電源的設(shè)計(jì)。iPOWIR器件將硅片以及所有的有源、無源器件集成到一起，在生產(chǎn)中作為大開關(guān)電源形式完成測(cè)試。除了DC參數(shù)外，還以功率損耗或者效率來作為測(cè)試限制條件。把它們作為電源而不是共封裝器件的iPOWIR技術(shù)，大大簡(jiǎn)化了嵌入式POL電源的設(shè)計(jì)，以更低的成本實(shí)現(xiàn)了與功能齊備的電源模塊相當(dāng)?shù)目煽啃浴＠缫环N雙路iPOWIR器件(iP1202)可產(chǎn)生每路15A的電流輸出，而其輸出組合在一起(2相方案)便可獲得高達(dá)30A的輸出。

選擇恰當(dāng)?shù)姆庋b形式

　　以最便宜的元件來滿足電學(xué)和熱學(xué)要求是眾人所共同追求的目標(biāo)。然而，處在進(jìn)化鏈最底層的SO-8卻并不一定是最便宜的。常見的一種情況是，一個(gè)SO-8器件中裸片的尺寸必須足夠大，以補(bǔ)償其較大的封裝電阻和高的結(jié)溫。例如，DirectFET MOSFET可將部件的數(shù)目或者功率損耗降到很低的水平，以至于系統(tǒng)設(shè)計(jì)比很多SO-8實(shí)現(xiàn)方案還便宜。除了在性能方面帶來很多確實(shí)好處之外，通過使用先進(jìn)的封裝來降低結(jié)溫Tj也有利于整個(gè)系統(tǒng)的可靠性。結(jié)溫每降低10℃，MTBF大約可以提高1倍。

　　無論何時(shí)，只要有必要將2個(gè)或更多器件并聯(lián)起來以滿足效率或溫度方面要求的話，就可以考慮采用處在進(jìn)化鏈更高一級(jí)的器件形式，以求減少元器件的數(shù)目。在大開關(guān)電源中采取并聯(lián)MOSFET器件的方式并不始終有效，它可能對(duì)電路的雜散阻抗和器件的變化很敏感。用單個(gè)器件來完成任務(wù)的成本更低、也更為可靠。

　　2相方案一般可以提供比單相設(shè)計(jì)更低的輸出電壓紋波和更好的瞬態(tài)響應(yīng)特性。不過為了解決一般熱或效率問題而引入更多的相位并不是最佳的解決方案。采用更好的封裝、讓相位的數(shù)量保持在2個(gè)左右往往可以提供成本經(jīng)濟(jì)性最好的解決方案。只要允許采用頂端冷卻方式，就應(yīng)該優(yōu)先考慮DirectFET封裝形式。與增加MOSFET器件數(shù)量或更多并聯(lián)等做法相比，添加一個(gè)散熱器的成本往往更為低廉。

　　對(duì)于那些對(duì)分立式板上設(shè)計(jì)不感興趣的設(shè)計(jì)者來說，iPOWIR為他們提供了在成本和性能方面極好的折衷。