MAX4145在偽隨機碼產(chǎn)生電路中的應用

作者：時間：2008-01-23 來源：

加入技術交流群
- 掃碼加入
  和技術大咖面對面交流
  海量資料庫查詢

　　1　引言

本文引用地址：http://www.ex-cimer.com/article/77963.htm

　　隨著超大規(guī)模集成電路技術、微處理器技術的飛速發(fā)展和一些新型元器件的應用，擴頻技術已經(jīng)廣泛地應用到通信的各個方面。圖1所示是一種擴頻通信系統(tǒng)的原理框圖。

　　一般情況下，擴頻通信系統(tǒng)中的發(fā)射機和接收機都必須預先知道一個預置的擴頻碼，這種擴頻碼實際上是一個足夠長且盡量接近于噪聲的偽隨機數(shù)字序列。系統(tǒng)通過偽隨機碼的捕獲與相關可以獲得二分之一碼元寬度的同步精度。這樣，偽隨機碼的質量以及跟蹤和同步的精度對通信質量有著直接的影響。因此，設計性能優(yōu)異的高共模抑制比、低噪聲前置放大器對于擴頻通信系統(tǒng)有著重要意義。MAXIM公司的差分放大器MAX4145芯片以其出眾的性能在通信系統(tǒng)設計中應用很廣，其指標完全可以滿足擴頻通信系統(tǒng)中偽碼產(chǎn)生電路的要求。MAX4145系列芯片速率高、失真小、帶寬寬而且共模抑制比高，是高速數(shù)據(jù)傳輸系統(tǒng)中差分電路的理想器件，因而可廣泛應用于差分信號至單端信號的轉換電路、雙絞線與同軸線的轉換設備、高速差分信號接收電路、高速放大設備、數(shù)據(jù)采集設備以及醫(yī)療器械等方面。

　　2 MAX4145的工作原理和性能特點

　　2.1 MAX4145的工作原理

　　MAX4145采用差分模式工作。它具有信號擺幅小、偶次諧波分量少、對噪聲的抗干擾能力強等特點，相對于單端輸入方式，MAX4145可提供更優(yōu)的諧波失真(THD)和無雜散動態(tài)范圍(SFDR)，因而具有較高的共模抑制比(CMRR)。

　　MAX4145內部采用三運放組合技術，可完成差分輸入、增益放大和信號輸出三種功能。其內部結構如圖2所示。其中，運放A1和A2完成差分輸入和增益放大功能，運放A3主要進行信號的輸出和阻抗匹配。

　　MAX4145除了具有輸入阻抗大的特點之外，其前級的共模增益失調及漂移產(chǎn)生的誤差可相互抵消，并可抑制后級共模信號，同時可將雙端信號變?yōu)閱味溯敵?，以適應接地負載的需要。除了三個運放之外，MAX4145還包括輸出短路自保護電路和輸入保護電路，從而增加了芯片的抗毀性。通過外接電阻RG可對增益在+1V/V～+10V/V范圍內進行設置。將RG接在管腳RG-和RG+之間時(見圖2)，其增益的計算方法為：

　　G=AV=1+(1.4kΩ/RG)

　　共模抑制比是衡量差動放大器對共模信號抑制能力的一個參數(shù)，該參數(shù)值越大，表明抑制能力越強。

　　2.2 MAX4145的性能指標

　　MAX4145的主要性能參數(shù)如下：

　　●增益可調范圍為+1V/V～+10V/V;

　　●-3dB帶寬為180MHz(VOUT≤0.1VRMS，AV=1V/V);

　　●壓擺率SR=600V/μs(-2V≤VOUT≤+2V);

　　●共模抑制比CMRR=75dB(f=10MHz);

　　●無雜散動態(tài)范圍SFDR=-92dBc(f=10kHz);

　　●噪聲為3.8nV/√Hz(G=+10V/V);

　　●建立時間ts=20ns(-2V≤VOUT≤+2V，to 0.1%);

　　●掉電模式電流為800μA。

　　3　MAX4145應用注意要點

　　可以通過將SHDN置高來使MAX4145工作在掉電模式，此時輸出為高阻態(tài)。

　　差分模式通常要求IN-和IN+對稱驅動，也就是說，兩個輸入信號在連接到IN-、IN+的驅動電路以后，其相位必須保持一致，并盡可能降低其共模增益誤差。

　　在普通應用中，REF接地時，SENCE可同OUT相連。而在一些信號傳輸距離較長的應用中，可將SENCE和OUT同時連接到負載，這樣可以補償距離損耗，降低電壓誤差。為了降低輸出增益誤差，增大頻率響應，設計時應盡量降低SENCE端的電容和阻抗，同時輸出端REF和SENCE的匹配問題也很關鍵，因為REF和SENCE端的失配會導致共模增益損失。

　　在一般使用條件下，當端接阻抗為非容性負載時，MAX4145具有最佳的AC性能。而一般在負載電容不超過25pF時，輸出電壓不會發(fā)生振蕩，但對頻率響應則會產(chǎn)生一定的影響，因此，如果負載電容過大，輸出就會產(chǎn)生振鈴。為了驅動容性較大的負載，降低信號振鈴，可以在放大器輸出和負載之間加上隔離電阻，隔離電阻阻值可由信號頻率和負載容性來確定，此時的帶寬將由隔離電阻和負載電容組成的RC環(huán)路來決定。因此，增大負載容性會降低整個電路的信號帶寬，而隔離電阻則會降低分配到負載的電壓。

　　4 在偽隨機碼產(chǎn)生電路中的應用

　　4.1 偽隨機碼產(chǎn)生電路

　　偽隨機碼序列一般可以利用移位寄存器網(wǎng)絡產(chǎn)生，該網(wǎng)絡由R級串聯(lián)雙態(tài)器件移位脈沖產(chǎn)生器和模二加法器組成。圖3所示是一個簡單的四級移位寄存器網(wǎng)絡示意圖，該網(wǎng)絡可以產(chǎn)生碼長為15的偽隨機碼。

　　利用FPGA可實現(xiàn)移位寄存器網(wǎng)絡以產(chǎn)生偽隨機碼信號，并實現(xiàn)邏輯控制和時鐘分配等功能。對于FPGA輸出的TTL信號，其處理方法有兩種：一種是直接送至運放進行信號調理輸出;另外一種是將TTL經(jīng)過D/A轉換及信號調理后再輸出。經(jīng)過分析與實際測試，筆者發(fā)現(xiàn)由于FPGA輸出的信號相位抖動較為嚴重，甚至會造成信號邊沿不穩(wěn)，而且存在著嚴重的寄生信號，因而輸出的偽碼質量較差;而如果經(jīng)過D/A轉換后再進行調理輸出，這種影響會得到削弱，信號質量會得到提高，因此第二種方法更為可取，在實際應用中，筆者就選擇該方法進行電路設計，并選擇差分電流輸出型D/A經(jīng)過MAX4145放大后直接輸出。

　　基于MAX4145的偽隨機碼產(chǎn)生電路原理框圖如圖4所示。該偽隨機碼產(chǎn)生電路在工作時，系統(tǒng)可以通過并口將偽碼數(shù)據(jù)分配給FPGA，也可由FP-GA自主產(chǎn)生偽碼信號，同時由FPGA完成信號處理、時鐘分配、碼同步產(chǎn)生以及波形存儲等功能。 MAX4145的作用主要是完成差分到單端輸出的轉換和放大。