基于信號完整性理論的PCB仿真設計與分析研究

　　引言

　　目前，國內外有關信號完整性(signal integrity，SI)工程和研究還是一門尚未成熟的學科，其分析方法和實踐都沒有很好地完善，還處于不斷的探索階段。在基于信號完整性計算機分析的 PCB設計方法中，最為核心的部分就是PCB板級信號完整性模型的建立，這是與傳統(tǒng)的設計方法的主要區(qū)別之處。SI模型的準確性將決定設計的正確性，而 SI模型的可建立性則決定了這種設計方法的可行性。

　　高速數(shù)字電路設計方面的問題突出體現(xiàn)為以下類型：(1)工作頻率的提高和信號上升/下降時間的縮短，會使設計系統(tǒng)的時序裕量縮小甚至出現(xiàn)時序方面的問題; (2)傳輸線效應導致的信號震蕩、過沖和下沖都會對設計系統(tǒng)的故障容限、噪聲容限以及單調性造成很大的威脅;(3)信號沿時間下降到1ns以后，信號之間的串擾就成為很重要的一個問題;(4)當信號沿的時間接近0.

　　5ns時電源系統(tǒng)的穩(wěn)定性問題和電磁干擾(EMI)問題也變得十分突出。

　　在高速系統(tǒng)中，能否處理好系統(tǒng)的信號互連，解決信號完整性的問題，是系統(tǒng)設計成功的關鍵。同時，信號完整性也是解決電源完整性、電磁兼容與電磁干擾(EMC/EMI)問題的基礎和前提。

　　高頻效應與傳輸線理論

　　高頻效應

　　集膚效應　在高頻情況下，電磁波進入良導體中會急劇衰減，甚至在還不足良導體中一個波長的距離上，電磁波已受到顯著衰減，所以高頻電磁場只能存在于良導體表面的一個薄層內，這種現(xiàn)象被稱為集膚效應。電磁波場強振幅衰減到表面的1/e的深度則為趨膚深度

　　式(1)說明：電導率越大即導電性越好，工作頻率越高，趨膚深度越小，其導致高頻時的電阻遠大于低頻或直流時的電阻。鄰近效應　在若干個載流導體間的相互電磁干擾時，各載流導體截面的電流分布與孤立載流導體截面電流分布是不同的。當存在通有相反方向電流的兩鄰近導體時，在相互靠近的兩側面最近點電流密度最大;當兩載流導體電流方向相同時，則兩外側面的電流密度最小。一般情況下，鄰近效應使得等效電阻加大，電感減小。

　　傳輸線理論

　　廣義傳輸線是引導電磁波沿一定方向傳輸?shù)膶w、介質或由它們組成的導行系統(tǒng)。一般所討論的傳輸線是指微波傳輸線，其理論是長線理論。而當傳輸線的幾何尺寸與電磁波的波長可以相比擬時，必須考慮傳輸線的分布參數(shù)(或稱寄生參數(shù))。在高速數(shù)字或射頻電路設計和高速電路的仿真設計中，許多電磁現(xiàn)象必須應用傳輸線理論進行解釋，傳輸線理論是研究高速數(shù)字(或射頻)電路的基礎。

　　基本傳輸線理論　當傳輸信號速率或頻率達到一定時，傳輸信號的通道上的分布參數(shù)必須考慮。以平行雙導線為例，其上的集膚效應帶來單位長度射頻阻抗增大。當其達到射頻段，平行雙線周圍的磁場很強，必須考慮其寄生電感，且平行雙線間的電場要用電容來等效。同時，導線間在頻率很高時還要考慮導線間的漏電現(xiàn)象。所以一條單位長度傳輸線的等效電路可由R，L，G，C4個元件組成，如圖1所示。

　　圖1　單位長度傳輸線之等效電路

　　由克?；舴蚨煽傻脗鬏斁€方程表示式為

　　因此，傳輸線方程的通解可寫成

　　式中：V+ ，V- ，I+ ，I-分別是電壓波和電流波的振幅常數(shù)，而+、-分別表示入射波(+Z)及反射波(-Z)的傳輸方向。傳播常數(shù)C定義為

　　式中：A為衰減常數(shù);B為相位常數(shù)。傳輸線上一點的電壓和電流分別是入射波與反射波的疊加。在Z軸上任一點的電壓及電流表達式為

　　上式說明在一傳輸線上傳輸?shù)碾妷翰ê碗娏鞑ㄊ菚r間及傳輸距離的函數(shù)。

　　集成傳輸線理論

　　集成傳輸線包括微帶線、帶狀線、耦合線和各種共面波導。微帶線目前是混和微波集成電路和單片微波集成電路中使用最多的一種平面型傳輸線。它可用于光刻程序制作，且容易與其他無源微波電路和有源微波器件集成，實現(xiàn)微波部件和系統(tǒng)的集成化。微帶線的信號線在外層，地層在信號線的另一邊，易于測試。

　　帶狀線又稱三板線，由兩塊矩形截面導體帶構成，接地板之間填充均勻介質或空氣。帶狀線的信號線夾在兩個電源層之間，理論上它能最好地傳輸信號，因為它兩邊都有電源層的屏蔽。但它將信號線隱藏在內部不利于測試。

　　信號完整性理論

　　信號完整性(SI)主要研究的是信號沿導線傳輸后的質量和時序問題。通常，需要解決的信號完整性問題包括：(1)反射，由于阻抗不匹配引起;(2)串擾，由相鄰信號耦合產生;(3)過沖和下沖;(4)振鈴，表現(xiàn)為信號反復振蕩，可以通過適當?shù)亩私觼硪种?(5)地平面反彈噪聲與開關噪聲，對于高速器件，大量數(shù)據(jù)總線信號快速翻轉，通過地回路的電流變化導致非理想的地平面;(6)電源分配，對于高速電路來說，控制好電源/地平面的阻抗是系統(tǒng)設計的關鍵; (7)時序問題，對于高速設計，信號的傳播延時、時鐘偏移和抖動等因素足以導致系統(tǒng)無法正確判斷數(shù)據(jù);(8)EMI問題，包含電磁輻射和抗擾性兩個方面的問題，解決PCB設計中的EMI問題是系統(tǒng)EMI控制中最為重要的環(huán)節(jié)，成本也最低。

　　仿真模型與建模方法

　　SPICE仿真模型及建模方法

　　SPICE仿真模型　SPICE(simulation program with integrated circuit emphasis)是一種通用電路分析程序，能夠分析和模擬一般條件下的各種電路特性。

　　SPICE程序能夠代替面包板、示波器等整個電子實驗室的功能。SPICE程序具有龐大的器件庫，其中包括：(1)無源器件模型，如電阻，電容，電感，傳輸線等等;(2)半導體器件模型，如二極管，三極管，結型場效應管，MOS場效應管等;(3)各種電源，包括線性和非線性的受控源，如獨立電壓源、電流源，受控電壓源、電流源等;(4)A/D，D/A轉換接口電路以及數(shù)字電路器件庫。

　　SPICE模型的建模方法　通常使用的器件有兩種，一種是分立元器件，一種是芯片。根據(jù)器件的種類采取兩種電路建模方法。

　　1)基本器件模型。例如：電阻、電容、電感、普通三極管等，這些是構成一個電路的最基 本的單元。通常采用物理法來建模，即以描述器件的物理性能的方程為出發(fā)點來建立器件的模型。同樣一個器件不同工作頻率下的模型是不同的。

　　2)芯片子電路器件模型。芯片通常都是由一些基本的元件組成，把各個基本單元元件及其連接關系以網(wǎng)表的形式做成子電路，供其他的電路調用，就構成了一個芯片的子電路模型。通常采用黑箱(Blackbox)法來建模，即是把器件看作黑箱，著眼于端口的工作特性，用它構成模型。

　　IBIS仿真模型及模型結構

　　IBIS仿真模型　IBIS(input/outputbuffer information)輸入/輸出緩沖器信息規(guī)范，是一個元件的標準模型信息。IBIS模型是一種基于V/I曲線的對I/O緩沖器快速準確建摸的方法，是反映芯片驅動和接收電氣特性的一種國際標準，它提供一種標準的文件格式來記錄如驅動器輸出阻抗、上升/下降時間及輸出負載等參數(shù)，非常適合做振鈴 (ringing)和串擾(crosstalk)等高頻效應的計算與仿真。

　　 IBIS模型結構　IBIS模型是用于描述I/O緩沖信息特性的模型，一個輸出輸入端口的行為描述可以分解為一系列的簡單的功能模塊，由這些簡單的功能模塊就可以建立起完整的IBIS模型，即在一個緩沖單元中的基本元素，包括封裝所帶來的寄生參數(shù)(輸入、輸出或使能端)、硅片本身的寄生電容、電源或地的嵌壓保護電路、門限和使能邏輯、上拉和下拉電路等。

　　PCB仿真實例及其結果分析

　　PCB板仿真相關參數(shù)的設置

　　印制電路板仿真有兩種：線仿真和板級仿真。線仿真可以根據(jù)設計時對信號完整性與時序的要求，在布線前幫助設計者調整元器件布局、規(guī)劃系統(tǒng)時鐘網(wǎng)絡以及確定關鍵線網(wǎng)的端接策略，在布線過程中跟蹤設計，隨時反饋布線效果。板級仿真通常在PCB設計基本完成之后進行，可以綜合考慮如電氣、EMC、熱性能及機械性能等方面這些因素對SI的影響及這些因素之間的相互影響，從而進行真正的系統(tǒng)級分析與驗證。在進行仿真時，首先要加載元器件的仿真模型，然后進行前仿真來確定布線過程中需要的參數(shù)設置和一些約束條件，接下來在實際布線過程中隨時通過線仿真檢查布線的效果，最后在布線基本完成之后進行板級仿真來檢查系統(tǒng)工作的性能[6]。文中實例是對SFP(small form-factor pluggable optical transceiver)小型封裝可熱插拔式光纖收發(fā)模塊進行的反射仿真分析。

　　仿真實例及結果分析

　　仿真模型的建立　在SFP光收發(fā)模塊的原理圖設計完成后，就要開始進行PCB板的設計。由于SFP光收發(fā)模塊的工作頻率設置為1.25Gbit/s，數(shù)據(jù)速率很高，而差分走線的長度很長，因此必須采用微帶傳輸線進行阻抗匹配來減小在源端和終端的反射，從而確保信號的質量。根據(jù)原理圖中MAX3748的芯片資料可知，其差分線的單端輸出阻抗為50Ω，而根據(jù)SFP-MSA協(xié)議，主機板上的接口部分即RD+/-端口的差分阻抗為100Ω。根據(jù)差分線的理論，在沒有耦合的情況下，兩根平行的微帶線傳輸線的差分阻抗等于單端阻抗的2倍，因此，必須采用特性阻抗為50Ω的傳輸線來進行匹配。提取MAX3748和接插件J1之間互連網(wǎng)絡的拓撲如圖2所示。由于J1是接插件，沒有相應的IBIS模型數(shù)據(jù)可以調用，因此為了使得仿真得以進行，在J1處加載一個系統(tǒng)自帶的差分接收端DIN1。并設置相應的工作頻率。

　　圖2　MAX3748與J1之間互連的拓撲結構

　　仿真結果及分析　通過仿真結果分析，信號質量達不到設計的要求，主要有以下問題：(1)上升沿及下降沿存在非線性;(2)波形存在一定的過沖和下沖; (3)邊沿速率變慢。針對以上問題，通過對電路進一步的分析發(fā)現(xiàn)，這些現(xiàn)象是由于兩個方面的因素引起的。1)由于SFP光收發(fā)模塊主要采用差分線進行信號的傳輸，根據(jù)SFP-MSA協(xié)議，主機板上的差分阻抗為100Ω。而且，MAX3 748的差分輸出端的阻抗為100Ω，在前仿真中，系統(tǒng)提取拓撲結構時，采用默認的阻抗為60Ω的微帶線，造成了阻抗不匹配。2)由于在J1后面加載了系統(tǒng)自帶的差分輸入端，當其處于高阻態(tài)時，相當于終端開路的情況，存在較大的反射。

　　因此，為了確保信號的質量，必須進行阻抗匹配。設置差分傳輸線的阻抗為100Ω，根據(jù)差分微帶線的理論，采用傳輸線計算軟件可以計算出差分線的線寬為 15mil，線間距為10mil，相應的單端阻抗約為62.5Ω。由于差分線之間存在一定的耦合，將前面仿真的拓撲結構中的無損微帶線換成實際的有損及耦合微帶線來進行仿真分析。同時，在拓撲結構中加上50Ω的終端電阻接到3.3V電源。

　　修改后的拓撲結構如圖3所示。

　　圖3　修改后的拓撲結構

　　從仿真波形及眼圖分析可知，信號具有比較好的信號完整性。信號的過沖幅度約為54mV，上升沿和下降沿約為100ps左右，差分輸出信號的擺幅達到850mV左右，滿足信號輸出的要求。