針對未來的任務(wù)關(guān)鍵設(shè)計(jì)應(yīng)采用那種耐輻射平臺？(06-100)

　　暴露在惡劣的太空環(huán)境下的系統(tǒng)必須能在各種極端的條件下正常工作，且不喪失任何功能。太空系統(tǒng)在其生命期內(nèi)采集的信息若有任何微小偏差，都可能會對整個(gè)數(shù)據(jù)作出錯(cuò)誤的詮釋。由于這些太空系統(tǒng)都是執(zhí)行特別重要任務(wù)的系統(tǒng)，在設(shè)計(jì)時(shí)就必須考慮多個(gè)因素，除了功耗、系統(tǒng)重量、體積和發(fā)射時(shí)間等因素外，系統(tǒng)的可靠性是最主要關(guān)鍵。例如，執(zhí)行太空任務(wù)的衛(wèi)星必須能夠在整個(gè)生命期內(nèi) (通常是數(shù)十年) 耐受各種惡劣的環(huán)境條件。就可靠性而言，在太空運(yùn)行的系統(tǒng)面臨最大的挑戰(zhàn)也許是持續(xù)的輻射轟擊。提高系統(tǒng)的耐輻射能力正迅速成為系統(tǒng)工程師的一項(xiàng)重要技能，必須在進(jìn)行設(shè)計(jì)前早就考慮這個(gè)問題，即設(shè)計(jì)通常是由選擇系統(tǒng)的半導(dǎo)體器件開始。

　　當(dāng)今的太空產(chǎn)業(yè)正迅速向開發(fā)更快、成本更低、智能化程度更高及衛(wèi)星任務(wù)配置更靈活的方向發(fā)展。與大多數(shù)設(shè)計(jì)一樣，技術(shù)選擇受到一系列復(fù)雜因素的制約。衛(wèi)星可看成由兩個(gè)截然不同的系統(tǒng)組成，即運(yùn)載艙(bus)和有效載荷 (payload)。雖然對于有效載荷來說，可靠性也非常重要，但其故障不大可能危及整個(gè)衛(wèi)星任務(wù)。然而，對于可靠性極為重要的運(yùn)載艙來說，一個(gè)失效就會削弱或毀壞整個(gè)衛(wèi)星。因此，為其選擇的解決方案必須具備很高的可靠性，能夠抵抗那些可導(dǎo)致單事件翻轉(zhuǎn) (SEU) 的輻射；而SEU免疫力在衛(wèi)星設(shè)計(jì)中更特別是不可或缺的，因?yàn)橹仉x子或中子對器件的轟擊可能導(dǎo)致其邏輯狀態(tài)發(fā)生暫時(shí)性改變，導(dǎo)致器件不能正確運(yùn)作。

　　一直以來，系統(tǒng)設(shè)計(jì)人員都采用抗輻射ASIC器件 (即RH-ASIC) 來設(shè)計(jì)太空系統(tǒng)?，F(xiàn)有數(shù)種強(qiáng)化ASIC的技術(shù)可使ASIC在衛(wèi)星軌道的環(huán)境條件中具備輻射免疫力或穩(wěn)定性。盡管在太空系統(tǒng)中使用ASIC能滿足特定的需求和太空任務(wù)的性能要求，但是有其它因素的存在削弱了ASIC對當(dāng)今太空任務(wù)的吸引力。舉例說，當(dāng)技術(shù)指標(biāo)突然變更，已經(jīng)交出去制備ASIC的設(shè)計(jì)便無法接納這種變更。這往往會導(dǎo)致設(shè)計(jì)回爐，從而增加整體成本，以及造成整個(gè)項(xiàng)目進(jìn)度的延誤。

　　此外，為了配合衛(wèi)星發(fā)射的有利時(shí)機(jī)，設(shè)計(jì)人員面對極大的時(shí)間壓力。錯(cuò)過發(fā)射時(shí)機(jī)的代價(jià)將是一連串的負(fù)面后果：衛(wèi)星不能及時(shí)升空，使得衛(wèi)星運(yùn)營商的收入遭受損失；依賴于衛(wèi)星攜帶科學(xué)儀器的天文學(xué)家可能會錯(cuò)過觀察某一天文事件千載難逢的機(jī)會；整個(gè)項(xiàng)目的延誤可能影響衛(wèi)星運(yùn)營商的未來業(yè)務(wù)。不過，隨著FPGA的問世，設(shè)計(jì)人員現(xiàn)可采用靈活的平臺來應(yīng)對設(shè)計(jì)后期的設(shè)計(jì)變更，而且不會延誤進(jìn)度。

　　RH-ASIC和各類FPGA (包括SRAM FPGA、以反熔絲和Flash為基礎(chǔ)的器件) 之間的利弊權(quán)衡，會使到太空系統(tǒng)設(shè)計(jì)人員因應(yīng)具體的應(yīng)用而做出不同的選擇。一般說來，RH-ASIC門密度最高、重量最輕、功耗最低；但缺乏FPGA所具備的靈活性。而且，就設(shè)計(jì)工具、驗(yàn)證時(shí)間和非經(jīng)常性工程 (NRE) 成本而言，RH-ASIC都較為高昂。而無論基于哪種技術(shù)的FPGA，均具備在板卡布局完成后實(shí)現(xiàn)設(shè)計(jì)更改的靈活性，因此能縮短部件的交付時(shí)間，且擁有成本低、無NRE費(fèi)用及延誤風(fēng)險(xiǎn)小。

　　此外，以反熔絲或 Flash 為基礎(chǔ)的非揮發(fā)性FPGA還具有其它優(yōu)點(diǎn)，如單芯片設(shè)計(jì)的設(shè)計(jì)安全性和固件錯(cuò)誤免疫力，使其成為極具吸引力的太空應(yīng)用解決方案。雖然以SRAM為基礎(chǔ)的FPGA (主要用于有效載荷應(yīng)用中) 可提供高門密度解決方案，而且在發(fā)射前后都可重新配置，但其功耗較大，而且相比于RH-ASIC或非揮發(fā)性FPGA需要更復(fù)雜的外部部件。

　　在衛(wèi)星領(lǐng)域中，評估SEU能力的標(biāo)準(zhǔn)為線性能量轉(zhuǎn)移閾值 (LETth)，也就是器件容易發(fā)生SEU的最小輻射強(qiáng)度。對于大多數(shù)太空應(yīng)用，這個(gè)參數(shù)應(yīng)超過37MeV-cm2/mg，器件達(dá)到這個(gè)LETth指標(biāo)才適合大多數(shù)太空應(yīng)用。除SEU指標(biāo)外，設(shè)計(jì)人員還須考慮器件所能承受的電離輻射總量。一般采用兩種方法來評估；一是測試受一束電離流輻射的器件，直到輻射破壞該器件的性能指標(biāo)；一是在同樣輻射條件下測試直到器件完全失效。這些計(jì)量方法分別稱作總電離劑量參數(shù) (TID參數(shù)) 和TID泛函。典型的RH-ASIC器件的TID泛函值預(yù)期可達(dá)到200 Krad (Si)以上，以滿足大多數(shù)中等地球軌道 (MEO)、高地球軌道 (HEO) 或地球同步軌道 (GEO) 衛(wèi)星的要求，即為100至300 Krad (Si)。

　　與非揮發(fā)性FPGA或RH-ASIC相比，以SRAM為基礎(chǔ)的FPGA更容易受中子引發(fā)的SEU 影響。這是因?yàn)樵谔盏臉O端條件下，這些以SRAM為基礎(chǔ)的 FPGA會因重離子轟擊而出現(xiàn)功能崩潰，使到其可靠性降低，從而導(dǎo)致系統(tǒng)故障。來自宇宙射線中的重離子很容易在SRAM單元中或附近沉積足夠多的電荷，因此導(dǎo)致SEU、丟失信號或錯(cuò)誤信號的產(chǎn)生；無論是哪種情況發(fā)生都會使到器件故障。由于在以SRAM為基礎(chǔ)的FPGA中，邏輯配置數(shù)據(jù)存儲于SRAM開關(guān)中，這些開關(guān)容易出現(xiàn)配置擾亂，意味著電路的走線和功能可能被破壞。這類錯(cuò)誤非常難檢測和糾正，并且?guī)缀醪豢赡茴A(yù)防，因?yàn)榕渲瞄_關(guān)在整個(gè)SRAM FPGA的數(shù)據(jù)位中占據(jù)了90%。在SRAM FPGA中用于存儲配置數(shù)據(jù)的SRAM存儲單元，在LETTH低于5MeV-cm2/mg的情況下就可能導(dǎo)致SEU事件出現(xiàn)。50 到100 Krad (Si) 時(shí)的TID性能往往達(dá)不到典型的工業(yè)要求，因工業(yè)應(yīng)用有時(shí)會要求TID指標(biāo)超過200 Krad。