利用AMSVF進(jìn)行混合信號SoC的全芯片驗(yàn)證

　　AMSVF的快速包絡(luò)分析功能提供了對模擬/混合信號電路進(jìn)行模擬和設(shè)計(jì)的有效方法。任何包含已調(diào)制信號的電路或RF部分都可以通過快速包絡(luò)分析法進(jìn)行模擬，而電路的其它部分則由數(shù)字求解器或傳統(tǒng)的瞬態(tài)模擬法進(jìn)行仿真。包括數(shù)字和模擬電路在內(nèi)的所有仿真都在每個(gè)時(shí)間步長進(jìn)行同步，它考慮了各仿真之間的耦合，并確保解決方案的精確性。快速包絡(luò)分析可以跳過時(shí)鐘周期中的很多時(shí)點(diǎn)，減少大量的時(shí)間步長數(shù)，簡化計(jì)算量。

　　以圖3中完整的RF電路為例，它包含了發(fā)射器、接收器和ADC/DAC Verilog-AMS模塊。與瞬態(tài)分析相比，快速包絡(luò)分析可以通過極小的精確性損失讓性能提高7倍。兩種方法的波形對比如圖4所示，來自快速包絡(luò)的最后一個(gè)波形跳過了很多周期。

圖3 完整的RF電路和ADC/DAC行為模塊

　　結(jié)語

　　AMSVF已經(jīng)被證明是一種針對復(fù)雜混合信號電路進(jìn)行全芯片驗(yàn)證的有效而強(qiáng)大的工具。它不僅提供了靈活的應(yīng)用模式，還包括更加先進(jìn)而強(qiáng)大的功能，能夠幫助更多的用戶在設(shè)計(jì)的初期階段發(fā)現(xiàn)設(shè)計(jì)錯誤，縮短設(shè)計(jì)周期，實(shí)現(xiàn)一次性流片成功。