40nm工藝帶來全新競爭力

　　40nm低耗電量工藝適用于對晶體管漏電高度敏感的產(chǎn)品應(yīng)用，例如通訊及行動產(chǎn)品;40nm通用型工藝則適用于高效能的產(chǎn)品應(yīng)用，例如中央處理器、繪圖處理器、游戲機、網(wǎng)絡(luò)、可程序化邏輯門陣列(FPGA)以及其他高效能消費型產(chǎn)品應(yīng)用。40nm工藝是由45nm工藝直接微縮 (Linear shrink)，而其SRAM效能則完全相同，單位元面積僅有0.242平方微米，創(chuàng)下目前業(yè)界的最小紀(jì)錄。除了尺寸及效能的雙重優(yōu)勢外，不論是40nm通用型工藝或是低耗電量工藝，都可以搭配混合信號、射頻以及嵌入式DRAM工藝，以滿足多種不同的產(chǎn)品應(yīng)用。TSMC 40nm工藝結(jié)合了193nm浸潤式曝影技術(shù)以及超低介電系數(shù)(Extreme low-k dielectric, ELK)組件連接材料的優(yōu)勢，其邏輯工藝可搭配低耗電量三閘級氧化層(Triple gate oxide, LPG)來支持高效能無線及行動產(chǎn)品應(yīng)用。此外，40nm通用型及低耗電量工藝皆提供多種不同運作電壓以及1.8V及2.5V的輸入/輸出電壓以滿足不同產(chǎn)品的需求。據(jù)了解，目前40nm工藝的晶圓良品率已經(jīng)超過60%，缺陷密度也達(dá)到低于0.2/平方英寸，完全可以滿足客戶的大規(guī)模生產(chǎn)需求。

　　TSMC的客戶也不斷評估全新的40nm工藝對比45nm帶來的產(chǎn)品優(yōu)勢，Altera半導(dǎo)體技術(shù)專家相奇博士充分對比了兩者帶給FPGA的性能區(qū)別：40nm產(chǎn)品在電路密度上是45nm的1.24倍，處理速度則是1.1倍，功耗(Ps/Pa)大概是45nm的90%左右?？梢哉f，從Altera的實際測試發(fā)現(xiàn)，40nm確實可以帶給其FPGA更高的性能與功耗比。

　　除了Altera之外，目前已經(jīng)有超過50家TSMC的客戶在2009年紛紛選擇推出自己的40nm產(chǎn)品，產(chǎn)品類型覆蓋GPU、基帶芯片、PLD、WLAN和網(wǎng)絡(luò)設(shè)備等。比如，對于GPU而言，40nm工藝是使得繪圖芯片及其他半導(dǎo)體組件更具成本效益的關(guān)鍵，能使繪圖芯片的設(shè)計開發(fā)不斷突破可能的限制而更上一層樓。NetLogic Microsystems公司推出基于TSMC 40nm先進工藝的NetLogic Microsystems下一代先進的knowledge-based網(wǎng)絡(luò)處理器及10/40/100 Gigabit 實體層(Physical Layer)解決方案。PMC-Sierra則全面啟用TSMC的40nm工藝用于生產(chǎn)其EPON和OTN等光網(wǎng)絡(luò)核心SoC單芯片解決方案。

　　雖然40nm工藝在2008年誕生之初并未獲得快速增長，但隨著2009年工藝成熟度的提高和AMD與NVDIA兩大GPU生產(chǎn)商(也是TSMC的重要客戶)下半年推出基于40nm工藝產(chǎn)品，40nm將在市場上帶給半導(dǎo)體產(chǎn)品全新的競爭力。