動力總成_汽車電子

<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

　　業(yè)界動態(tài) | 新品發(fā)布 | 設(shè)計應用 | 市場分析 | 高端訪談 | 編輯觀點 | 牛人業(yè)話 | 產(chǎn)品拆解

新聞中心

首頁 > 新聞中心 > 汽車電子 > 動力總成

基于交流采樣的實時微內(nèi)核的設(shè)計

■ 西安交通大學工業(yè)自動化系余群兵陳剛魏巍潘超軍 2005-04-27

摘要：本文從交流采樣的等間隔要求出發(fā)，提出了基于交流采樣的實時微內(nèi)核的設(shè)計方法，詳細介紹了實時微內(nèi)核設(shè)計中保證等間隔采樣的具體措施，并給出了該內(nèi)核的具體應用實例。關(guān)鍵詞：交流采樣；D......

DSP 交流采樣實時多任務微內(nèi)核

頻分分路中高速FFT的實現(xiàn)

■ 西安電子科技大學綜合業(yè)務網(wǎng)國家重點實驗室樊寧波田斌 2005-04-27

摘要：本文介紹了多相陣列FFT在星上多載波數(shù)字化分路中的應用，并針對星上處理的實時高速處理要求，提出了一種FFT的實現(xiàn)方案，并用一片F(xiàn)PGA芯片驗證了其正確性和可行性。關(guān)鍵詞：FFT......

FFT FPGA 頻分分路

基于FPGA的可編程定時器/計數(shù)器8253的設(shè)計與實現(xiàn)

■ 中國科學院研究生院閆永志中國科學院沈陽計算技術(shù)研究所劉偉何方 2005-04-27

摘要：本文介紹了可編程定時器/計數(shù)器8253的基本功能，以及一種用VHDL語言設(shè)計可編程定時器/計數(shù)器8253的方法，詳述了其原理和設(shè)計思想，并利用Altera公司的FPGA器件AC......

FPGA IP VHDL

基于DSP和CPLD的電力參數(shù)檢測終端的設(shè)計

■ 南京理工大學包盛花 2005-04-27

摘要：本文介紹了電力參數(shù)檢測終端的硬件結(jié)構(gòu)以及參數(shù)的計算，著重講述了采樣脈沖的產(chǎn)生過程、抗混疊軟件濾波、缺相檢測原理、測頻方法和諧波計算原理。關(guān)鍵詞：DSP；軟件濾波；缺相檢測；諧波......

DSP FFT 缺相檢測軟件濾波諧波分析

USB主控芯片SL811HS的固件程序設(shè)計

■ 重慶郵電學院計算機應用專業(yè) 王濤李星李秉智 2005-04-27

摘要：本文以Cypress公司的USB主控芯片SL811HS為例，介紹了其固件程序的設(shè)計方法。關(guān)鍵詞：USB；固件程序；事務；端點；DSP 前言隨著需求的發(fā)展，許多電子產(chǎn)品尤其是各種嵌入式設(shè)備......

DSP USB 端點固件程序事務

256級灰度LED點陣屏顯示原理及基于FPGA的電路設(shè)計

■ 鄭州防空兵學院電子教研室魏銀庫陳建國狄國偉 2005-04-27

摘要：本文提出了一種LED點陣屏實現(xiàn)256級灰度顯示的新方法。詳細分析了其工作原理。并依據(jù)其原理，設(shè)計出了基于FPGA 的控制電路。關(guān)鍵詞：256級灰度；LED點陣屏；FPGA；電路......

256級灰度 FPGA LED點陣屏電路設(shè)計發(fā)光二極管 LED

一種高效的復信號處理芯片設(shè)計

■ 北京理工大學電子工程系劉明陳禾 2005-04-27

摘要：本文提出了一種高效的復信號處理芯片的設(shè)計方法。本芯片是某雷達信號處理機的一部分，接收3組ADC的輸出復數(shù)據(jù)，依次完成去直流、加窗、512點FFT、求功率譜和累加3組信號的功率譜......

FFT FPGA 蝶形單元功率譜塊浮點

基于雙DSP的磁軸承數(shù)字控制器容錯設(shè)計

■ 南京航空航天大學機電學院余同正徐龍祥 2005-03-04

摘要：本文介紹了應用于磁軸承的雙DSP熱備容錯控制方案，該方案采用時鐘同步技術(shù)，由總線表決模塊實現(xiàn)系統(tǒng)的容錯處理，硬件判決模塊實現(xiàn)硬件故障判斷。由中心仲裁模塊根據(jù)兩判決模塊的結(jié)果進行......

CPLD DSP 磁軸承控制器容錯

基于FPGA的非對稱同步FIFO設(shè)計

■ 中南民族大學電子信息工程學院張明王禮平 2005-03-04

摘要：本文在分析了非對稱同步FIFO的結(jié)構(gòu)特點及其設(shè)計難點的基礎(chǔ)上，采用VHDL描述語言，并結(jié)合FPGA，實現(xiàn)了一種非對稱同步FIFO的設(shè)計。關(guān)鍵詞：非對稱同步FIFO；VHDL；F......

BlockRAM DLL FPGA VHDL 非對稱同步FIFO 存儲器

基于DSP的列車應變力測試系統(tǒng)設(shè)計

■ 西南交通大學國家重點實驗室王海波吳學杰王小三 2005-03-04

摘要：本文介紹了基于TMS320VC33 DSP芯片的應變力測試系統(tǒng)的設(shè)計，給出了結(jié)構(gòu)原理框圖，并圍繞DSP設(shè)計了測試系統(tǒng)的中斷、復位子系統(tǒng)、存儲子系統(tǒng)和通信子系統(tǒng)。同時還對測試系統(tǒng)......

DSP 測試系統(tǒng) 信號完整性應變力

|‹ « 180 181 182 183 184 185 » ›|

大家都在做什么？

43.2%
在閱讀

23.2%
在互動

在線研討會

安全閃存：打造車用電子的安全防線

時間：: +立即回放 2025年01月15日 10:10

低功耗Wi-Fi解決方案在智能家居的應用和發(fā)展

時間：: +立即回放 2024年12月19日 10:10

熱門標簽

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();