3. 

        <meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>
          


          
	
  	
          
	
          
		首頁(yè)　 
		資訊　 
		商機(jī) 　
		下載　 
		拆解 　
		高校　 
		招聘 　
		雜志　 
		會(huì)展　 
		EETV　 
		百科 　
		問(wèn)答　 
		電路圖　 
		工程師手冊(cè) 　
		Datasheet　
		100例 　
		活動(dòng)中心　 
		E周刊閱讀 　
		樣片申請(qǐng)
	
          




          
	EEPW首頁(yè) >> 
	主題列表 >> 
	硬件描述語(yǔ)言(hdl)
          

          
	
          
    	
          
    	  	
          
              	
                                
          
                  

                                
          
                    
          實(shí)驗(yàn)17：分頻器
          
                                                            
            
                    	
          • 實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗(yàn)理解和掌握分頻器原理；（3）學(xué)習(xí)用Verilog HDL行為級(jí)描述時(shí)序邏輯電路。實(shí)驗(yàn)任務(wù)設(shè)計(jì)一個(gè)任意整數(shù)分頻器。實(shí)驗(yàn)原理時(shí)鐘信號(hào)的處理是FPGA的特色之一，因此分頻器也是FPGA設(shè)計(jì)中使用頻率非常高的基本設(shè)計(jì)之一。一般在FPGA中都有集成的鎖相環(huán)可以實(shí)現(xiàn)各種時(shí)鐘的分頻和倍頻設(shè)計(jì)，但是通過(guò)語(yǔ)言設(shè)計(jì)進(jìn)行時(shí)鐘分頻是最基本的訓(xùn)練，在對(duì)時(shí)鐘要求不高的設(shè)計(jì)時(shí)也能節(jié)省鎖相環(huán)資源。在本實(shí)驗(yàn)中我們將實(shí)現(xiàn)任意整數(shù)的分頻器，分頻
            • 
                    	                        
          • 關(guān)鍵字：
                        分頻器  FPGA  Lattice Diamond  Verilog HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          實(shí)驗(yàn)16：扭環(huán)形計(jì)數(shù)器
          
                                                            
            
                    	
          • 實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗(yàn)理解和掌握扭環(huán)形計(jì)數(shù)器原理；（3）學(xué)習(xí)用Verilog HDL行為級(jí)描述時(shí)序邏輯電路。實(shí)驗(yàn)任務(wù)設(shè)計(jì)一個(gè)右移扭環(huán)形計(jì)數(shù)器。實(shí)驗(yàn)原理將移位寄存器的輸出非q0連接到觸發(fā)器q3的輸入，這樣就構(gòu)成了一個(gè)扭環(huán)形計(jì)數(shù)器。初始化復(fù)位時(shí)，給q0一個(gè)初值0000，則在循環(huán)過(guò)程中依次為：000010001100111011110111001100010000。Verilog HDL建模描述用行為級(jí)描述右移扭環(huán)形計(jì)數(shù)器程序清單tw
            • 
                    	                        
          • 關(guān)鍵字：
                        扭環(huán)形計(jì)數(shù)器  FPGA  Lattice Diamond  Verilog HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          實(shí)驗(yàn)15：環(huán)形計(jì)數(shù)器
          
                                                            
            
                    	
          • 實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗(yàn)理解和掌握環(huán)形計(jì)數(shù)器原理；（3）學(xué)習(xí)用Verilog HDL行為級(jí)描述時(shí)序邏輯電路。實(shí)驗(yàn)任務(wù)設(shè)計(jì)一個(gè)4位右循環(huán)一個(gè)1的環(huán)形計(jì)數(shù)器。實(shí)驗(yàn)原理將移位寄存器的輸出q0連接到觸發(fā)器q3的輸入，并且在這4個(gè)觸發(fā)器中只有一個(gè)輸出為1，另外3個(gè)為0，這樣就構(gòu)成了一個(gè)環(huán)形計(jì)數(shù)器。初始化復(fù)位時(shí)，給q0一個(gè)置位信號(hào)，則唯一的1將在環(huán)形計(jì)數(shù)器中循環(huán)移位，每4個(gè)時(shí)鐘同期輸出一個(gè)高電平脈沖。Verilog HDL建模描述用行為級(jí)描述
            • 
                    	                        
          • 關(guān)鍵字：
                        環(huán)形計(jì)數(shù)器  FPGA  Lattice Diamond  Verilog HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          實(shí)驗(yàn)14：移位寄存器
          
                                                            
            
                    	
          • 實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗(yàn)理解和掌握移位寄存器原理；（3）學(xué)習(xí)用Verilog HDL行為級(jí)描述時(shí)序邏輯電路。實(shí)驗(yàn)任務(wù)本實(shí)驗(yàn)的任務(wù)是設(shè)計(jì)一個(gè)7位右移并行輸入、串行輸出的移位寄存器。實(shí)驗(yàn)原理如果將多個(gè)觸發(fā)器級(jí)聯(lián)就構(gòu)成一個(gè)多位的移位寄存器，如下圖所示，是以4位移位寄存器為例的邏輯電路圖，其中的LD/SHIFT是一個(gè)置數(shù)/移位控制信號(hào)。當(dāng)LD/SHIFT為1時(shí)，在CP作用下，從輸入端A、B、C、D并行接收數(shù)據(jù)；當(dāng)LD/SHIFT為0時(shí)，在
            • 
                    	                        
          • 關(guān)鍵字：
                        移位寄存器  FPGA  Lattice Diamond  Verilog HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          實(shí)驗(yàn)13：JK觸發(fā)器
          
                                                            
            
                    	
          • 實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗(yàn)理解和掌握J(rèn)K觸發(fā)器原理；（3）學(xué)習(xí)用Verilog HDL語(yǔ)言行為機(jī)描述方法描述JK觸發(fā)器電路。實(shí)驗(yàn)任務(wù)本實(shí)驗(yàn)的任務(wù)是設(shè)計(jì)一個(gè)JK觸發(fā)器實(shí)驗(yàn)原理帶使能端RS鎖存器的輸入端R=S=1時(shí)，鎖存器的次態(tài)不確定，這一因素限制了其應(yīng)用。為了解決這個(gè)問(wèn)題，根據(jù)雙穩(wěn)態(tài)元件兩個(gè)輸出端互補(bǔ)的特點(diǎn)，用Q和非Q反饋控制輸入信號(hào)，并用J代替S,用K代替R,構(gòu)成了J-K鎖存器。Verilog HDL建模描述用行為級(jí)描述實(shí)現(xiàn)的帶異步
            • 
                    	                        
          • 關(guān)鍵字：
                        JK觸發(fā)器  FPGA  Lattice Diamond  Verilog HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          實(shí)驗(yàn)12：邊沿觸發(fā)的D觸發(fā)器
          
                                                            
            
                    	
          • 實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗(yàn)理解和掌握D觸發(fā)器原理；（3）學(xué)習(xí)用Verilog HDL語(yǔ)言行為機(jī)描述方法描述D觸發(fā)器電路。實(shí)驗(yàn)任務(wù)本實(shí)驗(yàn)的任務(wù)是描述一個(gè)帶有邊沿觸發(fā)的同步D觸發(fā)器電路，并通過(guò)STEP FPGA開(kāi)發(fā)板的12MHz晶振作為觸發(fā)器時(shí)鐘信號(hào)clk，撥碼開(kāi)關(guān)的狀態(tài)作為觸發(fā)器輸入信號(hào)d，觸發(fā)器的輸出信號(hào)q和~q，用來(lái)分別驅(qū)動(dòng)開(kāi)發(fā)板上的LED，在clk上升沿的驅(qū)動(dòng)下，當(dāng)撥碼開(kāi)關(guān)狀態(tài)變化時(shí)LED狀態(tài)發(fā)生相應(yīng)變化。實(shí)驗(yàn)原理從D觸發(fā)器的特
            • 
                    	                        
          • 關(guān)鍵字：
                        D觸發(fā)器  FPGA  Lattice Diamond  Verilog HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          實(shí)驗(yàn)11：RS觸發(fā)器
          
                                                            
            
                    	
          • 實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗(yàn)理解和掌握RS觸發(fā)器原理；（3）學(xué)習(xí)用Verilog HDL語(yǔ)言行為級(jí)描述方法描述RS觸發(fā)器電路。實(shí)驗(yàn)任務(wù)本實(shí)驗(yàn)的任務(wù)是描述一個(gè)RS觸發(fā)器電路，并通過(guò)STEP FPGA開(kāi)發(fā)板的12MHz晶振作為觸發(fā)器時(shí)鐘信號(hào)clk，撥碼開(kāi)關(guān)的狀態(tài)作為觸發(fā)器輸入信號(hào)S,R，觸發(fā)器的輸出信號(hào)Q和非Q，用來(lái)分別驅(qū)動(dòng)開(kāi)發(fā)板上的LED，在clk上升沿的驅(qū)動(dòng)下，當(dāng)撥碼開(kāi)關(guān)狀態(tài)變化時(shí)LED狀態(tài)發(fā)生相應(yīng)變化。實(shí)驗(yàn)原理基本RS觸發(fā)器可以由兩
            • 
                    	                        
          • 關(guān)鍵字：
                        RS觸發(fā)器  FPGA  Lattice Diamond  Verilog HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          實(shí)驗(yàn)10：七段數(shù)碼管
          
                                                            
            
                    	
          • 1. 實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗(yàn)理解和掌握數(shù)碼管驅(qū)動(dòng)；（3）學(xué)習(xí)用Verilog HDL描述數(shù)碼管驅(qū)動(dòng)電路。2. 實(shí)驗(yàn)任務(wù)在數(shù)碼管上顯示數(shù)字。3. 實(shí)驗(yàn)原理數(shù)碼管是工程設(shè)計(jì)中使用很廣的一種顯示輸出器件。一個(gè)7段數(shù)碼管（如果包括右下的小點(diǎn)可以認(rèn)為是8段）分別由a、b、c、d、e、f、g位段和表示小數(shù)點(diǎn)的dp位段組成。實(shí)際是由8個(gè)LED燈組成的，控制每個(gè)LED的點(diǎn)亮或熄滅實(shí)現(xiàn)數(shù)字顯示。通常數(shù)碼管分為共陽(yáng)極數(shù)碼管和共陰極數(shù)碼管，結(jié)構(gòu)如下圖
            • 
                    	                        
          • 關(guān)鍵字：
                        七段數(shù)碼管  FPGA  Lattice Diamond  Verilog HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          HDL仿真器基于事件的仿真算法 
          
                                                            
                                        
            
                    	
          • 　　目前，HDL仿真器主要有三種實(shí)現(xiàn)算法(機(jī)制)：基于時(shí)間的算法(Time-Based)、基于事件的算法(Event-Based，EBS)和基于周期的算法(Cycle-Based，CBS)　　基于時(shí)間的算法適合處理連續(xù)的時(shí)間及變量，其會(huì)在每一個(gè)時(shí)間點(diǎn)對(duì)所有的電路元件進(jìn)行計(jì)算。但是，在大部分情況下，每一個(gè)時(shí)間點(diǎn)只有約2%~10%的電路處于活動(dòng)(運(yùn)行)狀態(tài)，所以該算法效率非常低?！　』谑录乃惴ㄟm合處理離散的時(shí)間、狀態(tài)和變量。該算法只有在電路狀態(tài)發(fā)生變化時(shí)才進(jìn)行處理，只仿真那些可能引起電路狀態(tài)改變的元件。仿
            • 
                    	                        
          • 關(guān)鍵字：
                        HDL  仿真器                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          哈夫曼編碼的HDL實(shí)現(xiàn)
          
                                                            
                                        
            
                    	
          • 　　Huffman編碼是一種可變字長(zhǎng)的無(wú)損壓縮編碼。根據(jù)字符出現(xiàn)的概率得到的可變字長(zhǎng)編碼表是Huffman編碼的核心。概率低的字符使用較短的編碼，概率高的字符使用的長(zhǎng)的編碼?！　uffman編碼的具體方法是將序列中的信源符號(hào)先按出現(xiàn)的頻次排序，把兩個(gè)最小的頻次相加，作為新的頻次和剩余的頻次重新排序，再把最小的兩個(gè)頻次相加，再重新排序，直到最后變成序列的總長(zhǎng)度。每次挑出的最小兩個(gè)頻次所對(duì)應(yīng)的信源符號(hào)或信源符號(hào)集構(gòu)成二叉樹(shù)的左右兩支，對(duì)這左右兩支賦予“0”和“1”的權(quán)重。符號(hào)的編碼從樹(shù)的根部開(kāi)始一直到達(dá)符號(hào)
            • 
                    	                        
          • 關(guān)鍵字：
                        哈夫曼編碼  HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          智能家居多媒體聲光電同步演示系統(tǒng)方案
          
                                                            
            
                    	
          • 智能家居多媒體聲光電同步演示系統(tǒng)方案-HDL建筑智能照明控制系統(tǒng)借助各種不同的“預(yù)設(shè)置”控制方式和控制元件，對(duì)不同時(shí)間不同環(huán)境的光照度進(jìn)行精確設(shè)置和合理管理。
            • 
                    	                        
          • 關(guān)鍵字：
                        HDL  智能家居                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          新手福音：概述學(xué)習(xí)FPGA的一些常見(jiàn)誤區(qū)
          
                                                            
            
                    	
          • 新手福音：概述學(xué)習(xí)FPGA的一些常見(jiàn)誤區(qū)-很多剛開(kāi)始學(xué)習(xí)FPGA的朋友們經(jīng)常會(huì)遇上一些誤區(qū)而無(wú)從解決，F(xiàn)PGA為什么是可以編程的？通過(guò)HDL語(yǔ)言怎么看都看不出硬件結(jié)構(gòu)？...本文就這個(gè)方面進(jìn)行解析。
            • 
                    	                        
          • 關(guān)鍵字：
                        可編程邏輯器件  FPGA  HDL  FPGA教程                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          把HDL模塊用NGC格式加密并在其他項(xiàng)目中調(diào)用
          
                                                            
            
                    	
          • 把HDL模塊用NGC格式加密并在其他項(xiàng)目中調(diào)用-前面創(chuàng)新網(wǎng)網(wǎng)友Ricky Su發(fā)了篇博文《 說(shuō)說(shuō)FPGA中的黑盒子（BlackBox）》，學(xué)習(xí)了感覺(jué)很好用，最近在網(wǎng)上又找到一篇講該方面內(nèi)容的文章，感覺(jué)寫(xiě)的很好轉(zhuǎn)發(fā)來(lái)與大家共享，文章如下
            • 
                    	                        
          • 關(guān)鍵字：
                        NGC  HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Verilog HDL簡(jiǎn)明教程(2)
          
                                                            
            
                    	
          • Verilog HDL簡(jiǎn)明教程(2)-模塊是Verilog 的基本描述單位，用于描述某個(gè)設(shè)計(jì)的功能或結(jié)構(gòu)及其與其他模塊通信的外部端口。
            • 
                    	                        
          • 關(guān)鍵字：
                        Verilog  HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Verilog HDL 設(shè)計(jì)模擬
          
                                                            
            
                    	
          • Verilog HDL 不僅提供描述設(shè)計(jì)的能力，而且提供對(duì)激勵(lì)、控制、存儲(chǔ)響應(yīng)和設(shè)計(jì)驗(yàn)證的建模能力。激勵(lì)和控制可用初始化語(yǔ)句產(chǎn)生。驗(yàn)證運(yùn)行過(guò)程中的響應(yīng)可以作為 “ 變化時(shí)保存 ” 或作為選通的數(shù)據(jù)存儲(chǔ)。最后，設(shè)計(jì)驗(yàn)證可以通過(guò)在初始化語(yǔ)句中寫(xiě)入相應(yīng)的語(yǔ)句自動(dòng)與期望的響應(yīng)值比較完成。
            • 
                    	                        
          • 關(guān)鍵字：
                        Verilog  HDL  設(shè)計(jì)模擬                          
            • 
                   	
          
                    
          
                
          
                                                

                
          
	                
          
		                	
          
	
          
	共102條
	2/7			«
														1																2																3																4																5																6																7							»
			
	
          
		                
          
	               	
          
                
          
        	
          
            
          
        
          
	
          
	
	
          

          

          
        		關(guān)于我們 - 
        		廣告服務(wù) - 
        		企業(yè)會(huì)員服務(wù) - 
        		網(wǎng)站地圖 - 
        		聯(lián)系我們 - 
        		征稿 - 
        		友情鏈接 - 
        		手機(jī)EEPW
        		
          
        		Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          
        		《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          
      			備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
      		
          
    	
          
  	





          




          



看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人

(function(){
    var bp = document.createElement('script');
    var curProtocol = window.location.protocol.split(':')[0];
    if (curProtocol === 'https') {
        bp.src = 'https://zz.bdstatic.com/linksubmit/push.js';
    }
    else {
        bp.src = 'http://push.zhanzhang.baidu.com/push.js';
    }
    var s = document.getElementsByTagName("script")[0];
    s.parentNode.insertBefore(bp, s);
})();