3. 

        <meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>
          


          
	
  	
          
	
          
		首頁　 
		資訊　 
		商機 　
		下載　 
		拆解 　
		高校　 
		招聘 　
		雜志　 
		會展　 
		EETV　 
		百科 　
		問答　 
		電路圖　 
		工程師手冊 　
		Datasheet　
		100例 　
		活動中心　 
		E周刊閱讀 　
		樣片申請
	
          




          
	EEPW首頁 >> 
	主題列表 >> 
	硬件描述語言(hdl)
          

          
	
          
    	
          
    	  	
          
              	
                                
          
                  

                                
          
                    
          Verilog HDL基礎(chǔ)j教程之：程序基本結(jié)構(gòu)
          
                                                            
            
                    	
          •  Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計的語言。用Verilog HDL描述的電路設(shè)計就是該電路的Verilog HDL模型。Verilog  HDL既是一種行為描述的語言，也是一種結(jié)構(gòu)描述的語言。也就是說，既可以用電路的功能描述，也可
            • 
                    	                        
          • 關(guān)鍵字：
                        Verilog  HDL  基礎(chǔ)  程序                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Verilog HDL基礎(chǔ)教程之：實例4 PS/2接口控制
          
                                                            
            
                    	
          •  實例的內(nèi)容及目標1.實例的主要內(nèi)容本實例通過Verilog編程實現(xiàn)在紅色颶風II代Xilinx開發(fā)板上面實現(xiàn)對鍵盤、LCD、RS-232等接口或者器件進行控制，將有鍵盤輸入的數(shù)據(jù)在LCD上面顯示出來，或者通過RS-232在PC機上的超級
            • 
                    	                        
          • 關(guān)鍵字：
                        Verilog  HDL  PS  基礎(chǔ)教程                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Verilog HDL基礎(chǔ)教程之：組合邏輯電路的實現(xiàn)
          
                                                            
            
                    	
          • 數(shù)字邏輯電路分為兩種，分別是組合邏輯與時序邏輯。(1)組合邏輯：輸出只是當前輸入邏輯電平的函數(shù)(有延時)，與電路的原始狀態(tài)無關(guān)的邏輯電路。也就是說，當輸入信號中的任何一個發(fā)生變化時，輸出都有可能會根據(jù)其變化
            • 
                    	                        
          • 關(guān)鍵字：
                        Verilog  HDL  基礎(chǔ)教程  組合邏輯電路                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Verilog HDL與C語言的區(qū)別與聯(lián)系詳解
          
                                                            
            
                    	
          • 數(shù)字電路設(shè)計工程師一般都學習過編程語言、數(shù)字邏輯基礎(chǔ)、各種EDA軟件工具的使用。就編程語言而言，國內(nèi)外大多數(shù)學校都以C語言為標準，只有少部分學校使用Pascal  和Fortran。算法的描述和驗證常用C語言來做。例如要
            • 
                    	                        
          • 關(guān)鍵字：
                        Verilog  HDL  C語言  詳解                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Verilog HDL獨家程序設(shè)計經(jīng)驗分享
          
                                                            
            
                    	
          • 對于Verilog HDL的初學者，經(jīng)常會對語法中的幾個容易混淆的地方產(chǎn)生困惑。下面列出幾個常見問題和解決它們的小竅門。1.“=”和“=”的區(qū)分方法前面的內(nèi)容已經(jīng)從原理上解釋了阻塞(=)和非阻塞(=
            • 
                    	                        
          • 關(guān)鍵字：
                        Verilog  HDL  家  程序設(shè)計                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Verilog HDL基礎(chǔ)教程之：程序基本結(jié)構(gòu)
          
                                                            
            
                    	
          • Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計的語言。用Verilog HDL描述的電路設(shè)計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言，也是一種結(jié)構(gòu)描述的語言。也就是說，既可以用電路的功能描述，也可以
            • 
                    	                        
          • 關(guān)鍵字：
                        Verilog  HDL  基礎(chǔ)教程  程序                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          玩轉(zhuǎn)FPGA必備基礎(chǔ)
          
                                                            
            
                    	
          • 通過論壇里如火如荼的FPGA DIY活動就能看出來FPGA必然是現(xiàn)今的技術(shù)熱點之一。無論學生還是工程師都希望跨進FPGA的大門。網(wǎng)絡(luò)上各種開發(fā)板、培訓班更是多如牛毛，仿佛在告訴你不懂FPGA你就OUT啦。那么我們要玩轉(zhuǎn)FPGA必須具備哪些基礎(chǔ)知識呢?下面我們慢慢道來。
            • 
                    	                        
          • 關(guān)鍵字：
                        FPGA  HDL  Altera  Xilinx  DIY                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          U盤SoC的設(shè)計與實現(xiàn)
          
                                                            
                                        
            
                    	
          • 設(shè)計和實現(xiàn)了U盤SoC。本系統(tǒng)包括USB CORE和已驗證過的CPU核、Nandflash、UDC_Control等模塊，模塊間通過總線進行通信。其中USB CORE為本文設(shè)計的重點，用Verilog HDL語言實現(xiàn)，同時并為此設(shè)計搭建了功能完備的Modelsim仿真環(huán)境，進行了仿真驗證。
            • 
                    	                        
          • 關(guān)鍵字：
                        U盤  片上系統(tǒng)  USB  Verilog HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          電路設(shè)計模塊化與設(shè)計重利用
          
                                                            
            
                    	
          • 摘要：本文主要介紹了在Cadence Board Design System上實現(xiàn)電路設(shè)計模塊化與設(shè)計重利用的設(shè)計方法。
            關(guān)鍵詞：Cadence Concept—HDL；原理圖；子電路；模塊化；層次化

            隨著電路設(shè)計復雜程度的增加，設(shè)計
            • 
                    	                        
          • 關(guān)鍵字：
                        Cadence Concept&mdash  HDL  原理圖  子電路  模塊化  層次化                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          8位無符號數(shù)乘法運算HDL設(shè)計實例
          
                                                            
            
                    	
          • 原理分析         加減乘除是運算的基礎(chǔ)，也是我們在小學課堂里的重點必修課。乘除運算雖然對于我們今天來說還是小菜一碟，讓計算機做起來也是九牛一毛不足掛齒，但是要真探究一下計算機是如何完乘除運算的，可還真有
            • 
                    	                        
          • 關(guān)鍵字：
                        HDL  8位  符號  乘法運算                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Verilog HDL語言在FPGA/CPLD開發(fā)中的應用
          
                                                            
            
                    	
          • 1 引言近30年來，由于微電子學和計算機科學的迅速發(fā)展，給EDA(電子設(shè)計自動化)行業(yè)帶來了巨大的變化。特別是進入20世紀90年代后，電子系統(tǒng)已經(jīng)從電路板級系統(tǒng)集成發(fā)展成為包括ASIC、FPGA和嵌入系統(tǒng)的多種模式?？梢哉f
            • 
                    	                        
          • 關(guān)鍵字：
                        Verilog  FPGA  CPLD  HDL                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于Verilog HDL語言的32X8 FIFO設(shè)計
          
                                                            
            
                    	
          • 摘要:介紹了FIFO的基本概念、設(shè)計方法和步驟,采用了一種新穎的讀、寫地址寄存器和雙體存儲器的交替讀、寫機制,實現(xiàn)了FIFO的基本功能,同時使本32X8 FIFO擁有可同時讀、寫的能力,完全基于Verilog HDL語言實現(xiàn)了電路功能
            • 
                    	                        
          • 關(guān)鍵字：
                        Verilog  32X8  FIFO  HDL                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于NiosII軟核處理器的步進電機接口設(shè)計
          
                                                            
            
                    	
          • 摘要：NiosII軟核處理器是Altera公司開發(fā)，基于FPGA操作平臺使用的一款高速處理器，為了適應高速運動圖像采集，提出...
            • 
                    	                        
          • 關(guān)鍵字：
                        SOPC  步進電機  硬件描述語言  軟核                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于Verilog HDL語言的CAN總線控制器設(shè)計及驗證
          
                                                            
            
                    	
          • 摘要：在此利用VerilogHDL設(shè)計了一款CAN總線控制器，首先根據(jù)協(xié)議把整個CAN總線控制器劃分為接口邏輯管理、寄...
            • 
                    	                        
          • 關(guān)鍵字：
                        CAN總線  控制器  FPGA  Verilog  HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Verilog HDL設(shè)計自動數(shù)據(jù)采集系統(tǒng)
          
                                                            
            
                    	
          • 隨著數(shù)字時代的到來，數(shù)字技術(shù)的應用已經(jīng)滲透到了人類生活的各個方面。數(shù)字系統(tǒng)發(fā)展在很大程度上得益于器件和集成技術(shù)的發(fā)展，著名的摩爾定律(Moores Law)的預言也在集成電路的發(fā)展過程中被印證了，數(shù)字系統(tǒng)的設(shè)計理
            • 
                    	                        
          • 關(guān)鍵字：
                        Verilog  HDL  自動  數(shù)據(jù)采集系統(tǒng)                            
            • 
                   	
          
                    
          
                
          
                                                

                
          
	                
          
		                	
          
	
          
	共102條
	5/7		|‹
			«
														1																2																3																4																5																6																7							»
			
	
          
		                
          
	               	
          
                
          
        	
          
            
          
        
          
	
          
	
	
          

          

          
        		關(guān)于我們 - 
        		廣告服務(wù) - 
        		企業(yè)會員服務(wù) - 
        		網(wǎng)站地圖 - 
        		聯(lián)系我們 - 
        		征稿 - 
        		友情鏈接 - 
        		手機EEPW
        		
          
        		Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          
        		《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          
      			備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
      		
          
    	
          
  	





          




          



看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人

(function(){
    var bp = document.createElement('script');
    var curProtocol = window.location.protocol.split(':')[0];
    if (curProtocol === 'https') {
        bp.src = 'https://zz.bdstatic.com/linksubmit/push.js';
    }
    else {
        bp.src = 'http://push.zhanzhang.baidu.com/push.js';
    }
    var s = document.getElementsByTagName("script")[0];
    s.parentNode.insertBefore(bp, s);
})();