<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> 40nm

          臺積電推出設計參考流程9.0版 可支持40nm制程

          •   臺積電公司日前宣布推出最新的設計參考流程9.0版,能夠進一步降低40nm制程芯片設計的挑戰(zhàn),提升芯片設計精確度,并提高生產(chǎn)良率。設計參考流程9.0版是由臺積電與合作伙伴開發(fā)完成,是臺積電近日揭示的開放創(chuàng)新平臺(Open Innovation Platform)中相當重要的構成要素之一。   開放創(chuàng)新平臺由臺積電為其客戶以及設計生態(tài)系統(tǒng)伙伴所建構,可以提早上市時程、提升投資效益以及減少資源浪費,并建構在可以協(xié)助客戶完成芯片設計的IP以及設計生態(tài)系統(tǒng)介面的基礎之上。   設計參考流程9.0版針對使用包
          • 關鍵字: 臺積電  芯片設計  40nm  平臺  

          Altera發(fā)布業(yè)界首款40nmFPGA

          •   Altera公司近日發(fā)布了業(yè)界首款40nmFPGA(現(xiàn)場可編程門陣列)和HardCopyASIC(專用集成電路)。兩者都提供收發(fā)器,在密度、性能和低功耗上遙遙領先。   StratixIV系列有680K邏輯單元,比Altera的StratixIII系列高兩倍,是目前市場上密度最大的FPGA。器件滿足了眾多市場對各種高端應用的需求,例如無線和有線通信、廣播和ASIC原型開發(fā)等。
          • 關鍵字: Altera  40nm  FPGA  
          共92條 7/7 |‹ « 1 2 3 4 5 6 7
          關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();