<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga

          新型的FPGA器件將支持多樣化AI/ML創新進程

          • 近日舉辦的GTC大會把人工智能/機器學習(AI/ML)領域中的算力比拼又帶到了一個新的高度,這不只是說明了通用圖形處理器(GPGPU)時代的來臨,而是包括GPU、FPGA和NPU等一眾數據處理加速器時代的來臨,就像GPU以更高的計算密度和能效勝出CPU一樣,各種加速器件在不同的AI/ML應用或者細分市場中將各具優勢,未來并不是只要貴的而是更需要對的。此次GTC上新推出的用于AI/ML計算或者大模型的B200芯片有一個顯著的特點,它與傳統的圖形渲染GPU大相徑庭并與上一代用于AI/ML計算的GPU很不一樣。
          • 關鍵字: FPGA  AI  ML  Achronix  

          AMD 推出 Spartan UltraScale+ 系列,專為成本敏感型邊緣應用打造

          • 2024 年 3 月 5 日,加利福尼亞州圣克拉拉—— AMD(超威,納斯達克股票代碼:AMD)宣布推出 AMD Spartan? UltraScale+? FPGA 系列,這是廣泛的 AMD 成本優化型 FPGA 和自適應 SoC 產品組合的最新成員。Spartan UltraScale+ 器件能為邊緣端各種 I/O 密集型應用提供成本效益與高能效性能,在基于 28 納米及以下制程技術的 FPGA 領域帶來業界極高的 I/O 邏輯單元比,較之前代產品可帶來高達 30% 的總功耗下降1,同時還涵蓋 AMD
          • 關鍵字: FPGA  Spartan  UltraScale  

          全新 Spartan UltraScale+ FPGA 系列 - 以小型封裝實現高 I/O 和低功耗

          • 在構建嵌入式應用的過程中,硬件設計人員長期以來面臨著艱難的取舍,為推動產品快速上市,他們必須在成本、I/O 數量和邏輯密度要求之間達成平衡。我們非常高興地宣布一款解決方案讓這種取舍自此成為歷史: 全新 AMD Spartan UltraScale+ FPGA 低成本系列帶來出色的 I/O 邏輯單元比、低功耗以及強大的安全功能,同時兼具小型尺寸。AMD Spartan UltraScale+ FPGA 系列在價格、功耗、功能和尺寸之間取得了良好的平衡,為我們的成本優化型產品組合提供有力補充
          • 關鍵字: AMD  UltraScale  FPGA  

          第六代Spartan FPGA迎接智能邊緣互聯新挑戰

          • 預計到2028年,物聯網設備的數量將增加一倍以上,處理能力需求也將同步增長。設備數量的激增會推動產生對于更高數量I/O的需求、對更通用I/O的需求,以及對于邊緣端安全解決方案的需求;處理能力需求的提升則需要更強且更有效率的處理器,這些需求的驅動下,經濟型FPGA迎來了全新的市場發展機遇。 作為經濟型FPGA的經典系列,從1998年Spartan FPGA首發以來持續推動著包括日常所使用技術的進步以及醫療機器人和宇航探索等很多突破性的進展,特別是最近這些年在諸多邊緣互聯應用中收獲了廣泛的應用場景。在總結Sp
          • 關鍵字: Spartan  FPGA  智能邊緣  

          Achronix以創新FPGA技術推動智能汽車與先進出行創新

          • 全球領先的高性能現場可編程門陣列(FPGA)和嵌入式FPGA(eFPGA)半導體知識產權(IP)提供商Achronix Semiconductor公司宣布,該公司參加了由私募股權和風險投資公司Baird Capital舉辦的“Baird車技術與出行大會(Baird Vehicle Technology & Mobility Conference)”。Achronix此舉是為了聯絡更多的創新者和投資者,共同推動更加先進的FPGA技術更廣泛地應用于智能汽車、自動駕駛、ADAS和其他先進出行方式。Bai
          • 關鍵字: Achronix  FPGA  智能汽車  

          英特爾成立獨立FPGA公司Altera

          • 3月1日,英特爾宣布,成立全新的FPGA(現場可編程門陣列)半導體公司Altera,并計劃在未來兩到三年內為Altera進行股票發行。據了解,2015年,英特爾斥資167億美元收購Altera,也是迄今為止該公司最大額的并購交易。Altera將致力于提供端到端的FPGA解決方案、易于使用的AI以及軟件工具,同時也加強了供應鏈的韌性,以在FPGA市場繼續保持領先地位。英特爾表示,Altera的產品組合將更加多元化,包含業界唯一內置AI能力的FPGA。Altera FPGA在云端運算、數據中心、工業自動化、通
          • 關鍵字: 英特爾  FPGA  

          英特爾宣布成立全新獨立運營的FPGA公司——Altera

          • 今天,英特爾宣布成立全新獨立運營的FPGA公司——Altera。在FPGA Vision線上研討會期間,首席執行官Sandra Rivera和首席運營官Shannon Poulin進行了分享,展示其在超過550億美元的市場中保持領先性的戰略規劃,強調將通過打造集成AI功能的FPGA等舉措,進一步豐富公司的產品組合,同時亦表明將持續助力客戶應對不斷增加的挑戰。會上,Altera也作為新公司的品牌正式對外公布。Altera首席執行官Sandra Rivera表示,“現階段,客戶正面臨日益復雜的技術挑戰,而我們
          • 關鍵字: 英特爾  FPGA  Altera  

          CPLD/FPGA 內部結構與原理

          • 可編程邏輯器件(Programmable Logic Device,PLD)起源于20世紀70年代,是在專用集成電路(ASIC)的基礎上發展起來的一種新型邏輯器件,是當今數字系統設計的主要硬件平臺,其主要特點就是完全由用戶通過軟件進行配置和編程,從而完成某種特定的功能,且可以反復擦寫。在修改和升級PLD時,不需額外地改變PCB電路板,只是在計算機上修改和更新程序,使硬件設計工作成為軟件開發工作,縮短了系統設計的周期,提高了實現的靈活性并降低了成本,因此獲得了廣大硬件工程師的青睞,形成了巨大的PLD產業規模
          • 關鍵字: FPGA  CPLD  

          淺談因電遷移引發的半導體失效

          • 前言半導體產品老化是一個自然現象,在電子應用中,基于環境、自然等因素,半導體在經過一段時間連續工作之后,其功能會逐漸喪失,這被稱為功能失效。半導體功能失效主要包括:腐蝕、載流子注入、電遷移等。其中,電遷移引發的失效機理最為突出。技術型授權代理商Excelpoint世健的工程師Wolfe Yu在此對這一現象進行了分析。?1、?背景從20世紀初期第一個電子管誕生以來,電子產品與人類的聯系越來越緊密,特別是進入21世紀以來,隨著集成電路的飛速發展,人們對電子產品的需求也變得愈加豐富。隨著電子
          • 關鍵字: 電遷移  半導體失效  世健  Microchip  Flash FPGA  

          2024年FPGA將如何影響AI?

          • 隨著新一年的到來,科技界有一個話題似乎難以避開:人工智能。事實上,各家公司對于人工智能談論得如此之多,沒有熱度才不正常!在半導體領域,大部分對于AI的關注都集中在GPU或專用AI加速器芯片(如NPU和TPU)上。但事實證明,有相當多的組件可以直接影響甚至運行AI工作負載。FPGA就是其中之一。對于那些了解FPGA靈活性和可編程性的人來說,這并不令人驚訝,但對許多其他人來說,這兩者之間的聯系可能并不明顯。問題的關鍵在于通過軟件讓一些經典的AI開發工具(如卷積神經網絡(CNN))針對FPGA支持的可定制電路設
          • 關鍵字: FPGA  AI  萊迪思  

          Verilog HDL基礎知識9之代碼規范示例

          • 2.Verilog HDL 代碼規范 模板示例//******************************************************** // //   Copyright(c)2016, ECBC  //   All rights reserved // //   File name    
          • 關鍵字: FPGA  verilog HDL  代碼規范  

          Verilog HDL基礎知識9之代碼規范

          • 1.RTL CODE 規范1.1標準的文件頭在每一個版塊的開頭一定要使用統一的文件頭,其中包括作者名,模塊名,創建日期,概要,更改記錄,版權等必要信息。 統一使用以下的文件頭:其中*為必需的項目//******************************************************** // //   Copyright(c)2016, ECBC  //   All rights&nbs
          • 關鍵字: FPGA  verilog HDL  代碼規范  

          詳解CPLD/FPGA架構與原理

          • 可編程邏輯器件(Programmable Logic Device,PLD)起源于20世紀70年代,是在專用集成電路(ASIC)的基礎上發展起來的一種新型邏輯器件,是當今數字系統設計的主要硬件平臺,其主要特點就是完全由用戶通過軟件進行配置和編程,從而完成某種特定的功能,且可以反復擦寫。在修改和升級PLD時,不需額外地改變PCB電路板,只是在計算機上修改和更新程序,使硬件設計工作成為軟件開發工作,縮短了系統設計的周期,提高了實現的靈活性并降低了成本,因此獲得了廣大硬件工程師的青睞,形成了巨大的PLD產業規模
          • 關鍵字: CPLD  FPGA  架構  

          Verilog HDL基礎知識8之綜合語句

          • 可綜合語句1.要保證Verilog HDL賦值語句的可綜合性,在建模時應注意以下要點:2.不使用initial。3.不使用#10。4.不使用循環次數不確定的循環語句,如forever、while等。5.不使用用戶自定義原語(UDP元件)。6.盡量使用同步方式設計電路。7.除非是關鍵路徑的設計,一般不采用調用門級元件來描述設計的方法,建議采用行為語句來完成設計。8.用always過程塊描述組合邏輯,應在敏感信號列表中列出所有的輸入信號。9.所有的內部寄存器都應該能夠被復位,在使用FPGA實現設計時,應盡量使
          • 關鍵字: FPGA  verilog HDL  綜合語句  

          Microchip推出低成本PolarFire SoC Discovery工具包 加速RISC-V和FPGA設計

          • 嵌入式行業對基于RISC-V?的開源處理器架構的需求日益增長,但在商用芯片或硬件方面的選擇仍然有限。為了填補這一空白并推動創新,Microchip Technology Inc.(微芯科技公司)宣布推出PolarFire? SoC Discovery工具包。通過為嵌入式處理和計算加速提供用戶友好、功能豐富的開發工具包,Microchip可幫助各種水平的工程師采用新興技術。新發布的開源開發工具包具有支持Linux?和實時應用的四核 RISC-V 應用級處理器、豐富的外設和95K低功耗高性能FPGA邏輯元件。
          • 關鍵字: Microchip  PolarFire  嵌入式系統工程師  RISC-V  FPGA  
          共6342條 1/423 1 2 3 4 5 6 7 8 9 10 » ›|

          fpga介紹

          FPGA是英文Field-Programmable Gate Array的縮寫,即現場可編程門陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門電路數有限的缺點。 FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個新概念,內部包括可 [ 查看詳細 ]
          關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();