3. 

        <meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>
          


          
	
  	
          
	
          
		首頁　 
		資訊　 
		商機 　
		下載　 
		拆解 　
		高校　 
		招聘 　
		雜志　 
		會展　 
		EETV　 
		百科 　
		問答　 
		電路圖　 
		工程師手冊 　
		Datasheet　
		100例 　
		活動中心　 
		E周刊閱讀 　
		樣片申請
	
          




          
	EEPW首頁 >> 
	主題列表 >> 
	active-hdl
          

          
	
          
    	
          
    	  	
          
              	
                                
          
                  

                                
          
                    
          基于CPLD的LCD1602顯示系統(tǒng)設計與實現(xiàn)
          
                                                            
            
                    	
          • 摘要：為了提高LCD1602顯示效果，增強抗擾能力，文章基于TOP2812開發(fā)板，依據LCD1602操作時序要求，在開發(fā)板CPLD部分實現(xiàn)了LCD1602顯示系統(tǒng)的設計。文中對
            • 
                    	                        
          • 關鍵字：
                        LCD1602  顯示系統(tǒng)  時序  Vetilog HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          混合同余法產生隨機噪聲的FPGA實現(xiàn)
          
                                                            
            
                    	
          • 混合同余法產生隨機噪聲的FPGA實現(xiàn),摘要：隨著電子對抗技術的快速發(fā)展，在有源式干擾機中需要用到數字高斯白噪聲。通過對混合同余法產生隨機序列的原理研究，本文提出了一種利用FPGA產生高斯白噪聲的方法。該方法在PC主控端的控制下，采用ROM查找表的方
            • 
                    	                        
          • 關鍵字：
                        高斯白噪聲  混合同余法  FPGA  Verilog HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于ModelSim的使用說明、技術文獻、應用實例匯總
          
                                                            
            
                    	
          • 　　Mentor公司的ModelSim是業(yè)界最優(yōu)秀的HDL語言仿真軟件，它能提供友好的仿真環(huán)境，是業(yè)界唯一的單內核支持VHDL和Verilog混合仿真的仿真器。它采用直接優(yōu)化的編譯技術、Tcl/Tk技術、和單一內核仿真技術，編譯仿真速度快，編譯的代碼與平臺無關，便于保護IP核，個性化的圖形界面和用戶接口，為用戶加快調錯提供強有力的手段，是FPGA/ASIC設計的首選仿真軟件。
　　淺析基于Modelsim FLI接口的協(xié)同仿真
　　介紹了如何利用modelsim提供的FLI(Foreign Langu
            • 
                    	                        
          • 關鍵字：
                        HDL  ASIC                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于CMOS或CCD圖像傳感器的經典設計及技術文獻匯總
          
                                                            
            
                    	
          • 　　圖像傳感器，或稱感光元件，是一種將光學圖像轉換成電子信號的設備，它被廣泛地應用在數碼相機和其他電子光學設備中。早期的圖像傳感器采用模擬信號，如攝像管(video camera tube)。如今，圖像傳感器主要分為感光耦合元件(charge-coupled device, CCD)和互補式金屬氧化物半導體有源像素傳感器(CMOS Active pixel sensor)兩種。本文介紹基于CMOS或CCD兩種圖像傳感器的應用及技術文獻，供大家參考。
　　基于USB傳輸及CMOS圖像傳感器的指紋識別儀的實
            • 
                    	                        
          • 關鍵字：
                        Verilog HDL  QuartusⅡ  VHDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于Verilog HDL的SPWM全數字算法的FPGA實現(xiàn)
          
                                                            
                                        
            
                    	
          • 　　隨著信號處理技術及集成電路制造工藝的不斷發(fā)展，全數字化SPWM(正弦脈寬調制)算法在調速領域越來越受到青睞。實現(xiàn)SPWM控制算法的方法很多，其中模擬比較法因電路復雜、且不易與數字系統(tǒng)連接而很少采用;傳統(tǒng)的微處理器因不能滿足電機控制所要求的較高采樣頻率(≥1 kHz)而逐漸被高性能的DSP硬件系統(tǒng)所取代，但該系統(tǒng)成本高、設計復雜。與傳統(tǒng)方法相比，在現(xiàn)場可編程邏輯器件FPGA上產生一種新的SPWM控制算法，具有成本低、研發(fā)周期短、執(zhí)行速度高、可擴展能力強等優(yōu)點。該技術進一步推動了變頻調速技術的發(fā)展。
            • 
                    	                        
          • 關鍵字：
                        Verilog HDL  SPWM  FPGA                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          FPGA開發(fā)基本流程及注意事項
          
                                                            
            
                    	
          • 本文是根據FPGA技術牛人歷年來的經驗所總結出來的關于FPGA開發(fā)基本流程及注意事項基本介紹，希望給初學者丁點幫助。眾所周知，F(xiàn)PGA是可編程芯片，因此FPGA的設計方法包括硬件設計和軟件設計兩部分。硬件包括FPGA芯片電路、 存儲器、輸入輸出接口電路以及其他設備，軟件即是相應的HDL程序以及嵌入式C程序。
            • 
                    	                        
          • 關鍵字：
                        FPGA  嵌入式  SOC  HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Verilog HDL設計進階：有限狀態(tài)機的設計原理及其代
          
                                                            
            
                    	
          • 由于Verilog HDL和 VHDL 行為描述用于綜合的歷史還只有短短的幾年，可綜合風格的Verilog HDL  和VHDL的語法只是它們各自語言的一個子集。又由于HDL的可綜合性研究近年來非常活躍，可綜合子集的國際標準目前尚未最后形
            • 
                    	                        
          • 關鍵字：
                        Verilog  HDL  進階  代碼                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Verilog HDL高級語法結構―函數（function）
          
                                                            
            
                    	
          • 函數的目的是返回一個用于表達式的值。
            1．函數定義語法function 返回值的類型或范圍> (函數名);
            端口說明語句>
            變量類型說明語句> begin
            語句>
            ...
            end
            endfunction 請注
            • 
                    	                        
          • 關鍵字：
                        function  Verilog  HDL  函數                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Verilog HDL高級語法結構―任務（TASK）
          
                                                            
            
                    	
          • 如果傳給任務的變量值和任務完成后接收結果的變量已定義，就可以用一條語句啟動任務。任務完成以后控制就傳回啟動過程。如任務內部有定時控制，則啟動的時間可以與控制返回的時間不同。任務可以啟動其他的任務，其他
            • 
                    	                        
          • 關鍵字：
                        Verilog  TASK  HDL                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Verilog HDL硬件描述語言：task和function說明語句
          
                                                            
            
                    	
          • task和function說明語句的區(qū)別task和function說明語句分別用來定義任務和函數。利用任務和函數可以把一個很大的程序模塊分解成許多較小的任務和函數便于理解和調試。輸入、輸出和總線信號的值可以傳入或傳出任務和函
            • 
                    	                        
          • 關鍵字：
                        function  Verilog  task  HDL                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          verilog HDL基礎教程之：實例3 數字跑表
          
                                                            
            
                    	
          • 實例的內容及目標1.實例的主要內容本節(jié)通過Verilog HDL語言編寫一個具有“百分秒、秒、分”計時功能的數字跑表，可以實現(xiàn)一個小時以內精確至百分之一秒的計時。數字跑表的顯示可以通過編寫數碼管顯示程序來
            • 
                    	                        
          • 關鍵字：
                        verilog  HDL  基礎教程  實例                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Verilog HDL基礎教程之：時序邏輯電路
          
                                                            
            
                    	
          • 在Verilog HDL語言中，時序邏輯電路使用always語句塊來實現(xiàn)。例如，實現(xiàn)一個帶有異步復位信號的D觸發(fā)器如下。例1：帶異步復位的D觸發(fā)器1。wire Din;wire clock,rst;reg Dout;always @ （posedge clock or negedge rs
            • 
                    	                        
          • 關鍵字：
                        Verilog  HDL  基礎教程  時序邏輯電路                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Verilog HDL語言學前必知的基礎
          
                                                            
            
                    	
          • Verilog HDL的歷史和進展 1.什么是Verilog HDLVerilog  HDL是硬件描述語言的一種，用于數字電子系統(tǒng)設計。它允許設計者用它來進行各種級別的邏輯設計，可以用它進行數字邏輯系統(tǒng)的仿真驗證、時序分析、邏輯綜合。它是
            • 
                    	                        
          • 關鍵字：
                        Verilog  HDL  基礎                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Verilog HDL基礎教程之：賦值語句和塊語句
          
                                                            
            
                    	
          • 非阻塞賦值和阻塞賦值在Verilog HDL語言中，信號有兩種賦值方式：非阻塞(Non_Blocking)賦值方式和阻塞(Blocking)賦值方式。(1)非阻塞賦值方式。典型語句：b = a;① 塊結束后才完成賦值操作。② b的值并不是立刻就改
            • 
                    	                        
          • 關鍵字：
                        Verilog  HDL  基礎教程                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Verilog HDL基礎教程之：數據類型和運算符
          
                                                            
            
                    	
          • 常用數據類型Verilog  HDL中總共有19種數據類型，數據類型是用來表示數字電路硬件中的數據儲存和傳送元素的。在本書中，我們先只介紹4個最基本的數據類型，它們分別是：reg型，wire型，integer型和parameter型。其他
            • 
                    	                        
          • 關鍵字：
                        Verilog  HDL  基礎教程  數據類型                            
            • 
                   	
          
                    
          
                
          
                                                

                
          
	                
          
		                	
          
	
          
	共106條
	4/8		|‹
			«
														1																2																3																4																5																6																7																8							»
			
	
          
		                
          
	               	
          
                
          
        	
          
            
          
        
          
	
          
	
	
          

          

          
        		關于我們 - 
        		廣告服務 - 
        		企業(yè)會員服務 - 
        		網站地圖 - 
        		聯(lián)系我們 - 
        		征稿 - 
        		友情鏈接 - 
        		手機EEPW
        		
          
        		Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          
        		《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          
      			備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473
      		
          
    	
          
  	





          




          



看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人

(function(){
    var bp = document.createElement('script');
    var curProtocol = window.location.protocol.split(':')[0];
    if (curProtocol === 'https') {
        bp.src = 'https://zz.bdstatic.com/linksubmit/push.js';
    }
    else {
        bp.src = 'http://push.zhanzhang.baidu.com/push.js';
    }
    var s = document.getElementsByTagName("script")[0];
    s.parentNode.insertBefore(bp, s);
})();