asic ip核文章進(jìn)入asic ip核技術(shù)社區(qū)

實(shí)際案例說明用基于FPGA的原型來測(cè)試、驗(yàn)證和確認(rèn)IP——如何做到魚與熊掌兼得？

本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用硅知識(shí)產(chǎn)權(quán)（IP）內(nèi)核來開發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問題。全文從介紹使用IP核這種預(yù)先定制功能電路的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計(jì)時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細(xì)分享了利用ASIC IP來在FPGA上開發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時(shí)需要考量的因素。同時(shí)還提供了實(shí)際案例來對(duì)這些話題進(jìn)行詳細(xì)分析。這八個(gè)主題包括：一款原型和最終ASIC實(shí)現(xiàn)之間的要求有何不同
關(guān)鍵字： FPGA FPGA的原型確認(rèn)IP ASIC SmartDV

將ASIC IP核移植到FPGA上——如何測(cè)試IP核的功能和考慮純電路以外的其他因素

本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來開發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計(jì)時(shí)需要考慮到的IP 核相關(guān)因素，用八個(gè)重要主題詳細(xì)分享了利用ASIC IP來在FPGA上開發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時(shí)需要考量的因素。在上篇文章中，我們分享了第五到第六主題，介紹了我們?nèi)绾未_保在FPGA上實(shí)現(xiàn)所需的性能和在時(shí)鐘方面必須加以考量的因素有哪些。本篇
關(guān)鍵字： 202409 ASIC IP核 FPGA SmartDV

將ASIC IP核移植到FPGA上——如何確保性能與時(shí)序以完成充滿挑戰(zhàn)的任務(wù)！

本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來開發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計(jì)時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細(xì)分享了利用ASIC IP來在FPGA上開發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時(shí)需要考量的因素。在上篇文章中，我們分享了第二到第四主題，介紹了使用FPGA進(jìn)行原型設(shè)計(jì)時(shí)需要立即想到哪些基本概念、在將專為ASIC技術(shù)而設(shè)計(jì)的I
關(guān)鍵字： ASIC IP FPGA SmartDV

將ASIC IP核移植到FPGA上——更新概念并推動(dòng)改變以完成充滿挑戰(zhàn)的任務(wù)!

本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來開發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計(jì)時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細(xì)分享了利用ASIC所用IP來在FPGA上開發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時(shí)需要考量的因素。在上篇文章中，我們介紹了將ASIC IP移植到FPGA原型平臺(tái)上的必要性，并對(duì)原型設(shè)計(jì)中各種考量因素進(jìn)行了總體概述，分析開發(fā)A
關(guān)鍵字： ASIC IP FPGA SmartDV

非英偉達(dá)聯(lián)盟崛起 ASIC廠吃香

英偉達(dá)（NVIDIA）恐受到法國(guó)反壟斷監(jiān)管機(jī)關(guān)的指控，「非英偉達(dá)陣營(yíng)」同唱?jiǎng)P歌，UALink（Ultra Accelerator Link）聯(lián)盟及UXL基金會(huì)兩大陣營(yíng)反撲，將大幅提升專用ASIC開發(fā)力度，相關(guān)硅智財(cái)可望獲得多方采用。法人指出，臺(tái)廠受惠晶圓代工領(lǐng)導(dǎo)地位，ASIC、IP布局完整，搶搭非輝聯(lián)盟崛起列車。半導(dǎo)體業(yè)者表示，ASIC大廠創(chuàng)意、智原、巨有科技，硅智財(cái)M31、力旺，及神盾集團(tuán)積極布局該領(lǐng)域。神盾年初以約當(dāng)47億元價(jià)值并購(gòu)新創(chuàng)IP公司干瞻，旗下安國(guó)、芯鼎也同步搶進(jìn)ASIC市場(chǎng)。GPU在AI
關(guān)鍵字：英偉達(dá) ASIC GPU AI模型訓(xùn)練

IC設(shè)計(jì)倚重IP、ASIC趨勢(shì)成形

半導(dǎo)體制程進(jìn)入2奈米，擷發(fā)科技董事長(zhǎng)楊健盟指出，IC設(shè)計(jì)難度陡增，未來硅智財(cái)、ASIC角色將更加吃重，協(xié)助IC設(shè)計(jì)以SoC方式因應(yīng)AI新世代。楊健盟分析，過往IDM分拆晶圓代工之典范，將在IC設(shè)計(jì)上發(fā)生，AI時(shí)代IC設(shè)計(jì)大者恒大趨勢(shì)成形。擷發(fā)科技已獲國(guó)際芯片大廠AI芯片外包訂單，楊健盟認(rèn)為，現(xiàn)在芯片晶體管動(dòng)輒百億個(gè)，考驗(yàn)IC設(shè)計(jì)業(yè)者研發(fā)量能。大量采用基礎(chǔ)、接口IP使研發(fā)能力更能專注前段設(shè)計(jì)，海外大廠甚至將后段交由ASIC業(yè)者，未來倚重IP、ASIC趨勢(shì)只會(huì)更加明顯。中國(guó)臺(tái)灣半導(dǎo)體產(chǎn)業(yè)鏈在邏輯先進(jìn)制程、先
關(guān)鍵字： IC設(shè)計(jì) IP ASIC

ASIC紛擾創(chuàng)意4月營(yíng)收看淡

ASIC廠商創(chuàng)意公布4月合并營(yíng)收16.93億元、寫近期低點(diǎn)。ASIC族群乏力，世芯-KY法說后亦遭逢市場(chǎng)賣壓調(diào)節(jié)，法人認(rèn)為，主要是產(chǎn)品進(jìn)入世代遷移、營(yíng)運(yùn)預(yù)期相對(duì)保守；創(chuàng)意則可能是項(xiàng)目營(yíng)收遞延認(rèn)列，據(jù)公司指引，第二季季增介于15～20％，可觀察接續(xù)兩個(gè)月情況。目前ASIC仍為寡占市場(chǎng)，后進(jìn)者來勢(shì)洶洶，競(jìng)爭(zhēng)同業(yè)也積極爭(zhēng)取CSP項(xiàng)目，短期仍有市場(chǎng)紛擾。創(chuàng)意4月合并營(yíng)收月減22.75％，年減15.93％；累計(jì)前四月合并營(yíng)收73.83億元，年減13.57％。公司預(yù)估，本季度NRE（委托設(shè)計(jì)）、Turnkey（量產(chǎn)）
關(guān)鍵字： ASIC 創(chuàng)意

星云智聯(lián)首款自研DPU ASIC芯片一版流片成功

近日，星云智聯(lián)自主研發(fā)的DPU芯片M18120回片后，十分鐘內(nèi)成功點(diǎn)亮，十八小時(shí)完成通流驗(yàn)證，成功實(shí)現(xiàn)了芯片設(shè)計(jì)目標(biāo)！這一優(yōu)異的成績(jī)得益于星云智聯(lián)規(guī)范的IPD產(chǎn)品流程、嚴(yán)格的質(zhì)量控制、高效的項(xiàng)目管理，以及全體星云人的不懈努力。M18120是星云智聯(lián)推出的首款DPU ASIC芯片，集成了公司自主研發(fā)的網(wǎng)絡(luò)、存儲(chǔ)、安全、RDMA、可編程轉(zhuǎn)發(fā)等核心技術(shù)，最大吞吐性能達(dá)到200Gbps，能夠滿足公有云、混合云、私有云、NVMe存儲(chǔ)、網(wǎng)絡(luò)安全和工業(yè)控制等各種應(yīng)用場(chǎng)景的需求。在AI大模型時(shí)代，DPU作為智算網(wǎng)絡(luò)發(fā)展的
關(guān)鍵字：星云智聯(lián) DPU ASIC

新一代示波器ASIC，打造全能信號(hào)捕手

串行數(shù)據(jù)通信、電源管理和電源轉(zhuǎn)換技術(shù)的進(jìn)步使得捕獲、觀察和分析更復(fù)雜的信號(hào)細(xì)節(jié)對(duì)于準(zhǔn)確的測(cè)量和高效的故障排除至關(guān)重要。全新4系列B MSO混合信號(hào)示波器通過其12位ADC采集系統(tǒng)實(shí)現(xiàn)了更高的分辨率，從而滿足了這一需求。全新4系列B MSO配備新一代示波器ASIC，盤點(diǎn)優(yōu)勢(shì)主要在于四個(gè)方面? 更高性能ADC（12位）? 高清晰度波形顯示? 改進(jìn)的低噪聲、高增益模擬前端? 消除固有噪聲的硬件濾波器1) 高性能12位ADC4系列B MSO示波器配備了新
關(guān)鍵字：示波器 ASIC 全能信號(hào)捕手

ASIC迎爆發(fā) 臺(tái)積電助力IP授權(quán)企業(yè)鍍金

人工智能、機(jī)器學(xué)習(xí)等應(yīng)用帶動(dòng)，ASIC（特殊應(yīng)用芯片）成為下一個(gè)階段半導(dǎo)體成長(zhǎng)動(dòng)能。雖然目前CSP業(yè)者仍以GPU為首選，然各家大廠相繼推出自家ASIC，因應(yīng)訓(xùn)練需求，并導(dǎo)入推論應(yīng)用。臺(tái)積電將是AI浪潮中最受惠企業(yè)，同時(shí)帶領(lǐng)中國(guó)臺(tái)灣股市中的IP大聯(lián)盟共啖大餅，創(chuàng)意、世芯-KY、力旺已擠進(jìn)千金（股價(jià)破千）行列，M31近日站上900元大關(guān)，有望接棒續(xù)強(qiáng)，扮演畫龍點(diǎn)睛之效。英偉達(dá)GPU通用性高，除高算力芯片之外，也提供完整生態(tài)系之護(hù)城河，如CUDA內(nèi)含一系列程序設(shè)計(jì)工具、鏈接庫(kù)及框架。然GPU售價(jià)高昂，且未提供客
關(guān)鍵字： ASIC 臺(tái)積電 IP授權(quán)

我國(guó)研制出首顆支持片上學(xué)習(xí)憶阻器存算一體芯片

近期，清華大學(xué)集成電路學(xué)院團(tuán)隊(duì)研制出全球首顆全系統(tǒng)集成的、支持高效片上學(xué)習(xí)的憶阻器存算一體芯片。據(jù)清華大學(xué)官微消息，近期，清華大學(xué)集成電路學(xué)院教授吳華強(qiáng)、副教授高濱團(tuán)隊(duì)基于存算一體計(jì)算范式，研制出全球首顆全系統(tǒng)集成的、支持高效片上學(xué)習(xí)的憶阻器存算一體芯片，在支持片上學(xué)習(xí)的憶阻器存算一體芯片領(lǐng)域取得重大突破，有望促進(jìn)人工智能、自動(dòng)駕駛可穿戴設(shè)備等領(lǐng)域發(fā)展。相關(guān)成果發(fā)表于最新一期的《科學(xué)》（Science）。相同任務(wù)下，該芯片實(shí)現(xiàn)片上學(xué)習(xí)的能耗僅為先進(jìn)工藝下專用集成電路（ASIC）系統(tǒng)的1/35，同時(shí)有望實(shí)現(xiàn)
關(guān)鍵字：清華大學(xué) ASIC 存算一體

英特爾倚重ASIC 臺(tái)廠有望受惠

英特爾技術(shù)長(zhǎng)Greg Lavender揭示，英特爾正在開發(fā)一款A(yù)SIC（客制化應(yīng)用芯片）加速器，用于降低全同態(tài)加密（Fully Homomorphic Encryption,FHE）相關(guān)的效能負(fù)擔(dān)。顯示ASIC重要性不言可喻，三家ASIC廠創(chuàng)意、智原、世芯-KY，雖專精方向不一，但在AI世代中同樣受國(guó)際大廠倚賴。法人指出，美國(guó)超大規(guī)模云端服務(wù)商（hyperscale）愈來愈積極投入客制化AI芯片。其中，世芯就有參與特斯拉Dojo 1部分設(shè)計(jì)，創(chuàng)意則幫助微軟Athena自研芯片；智原IP與ASIC設(shè)計(jì)服務(wù)客
關(guān)鍵字：英特爾 ASIC

針對(duì)噪聲模擬設(shè)計(jì)的 ASIC 修復(fù)

噪聲是混合信號(hào) ASIC 中的一個(gè)常見問題，會(huì)降低性能并危及產(chǎn)品的完成度。本應(yīng)用筆記提供了添加外部電路的提示和技巧，使許多 ASIC 可用于原型設(shè)計(jì)或作為終產(chǎn)品進(jìn)行交付。討論了通過校正模擬電路中的噪聲、進(jìn)行調(diào)整、校準(zhǔn)增益和偏移以及清潔電源來優(yōu)化 ASIC 的方法。其回報(bào)是更快的上市時(shí)間，甚至可以防止額外的 ASIC 制造旋轉(zhuǎn)。噪聲是混合信號(hào) ASIC 中的一個(gè)常見問題，會(huì)降低性能并危及產(chǎn)品的完成度。本應(yīng)用筆記提供了添加外部電路的提示和技巧，使許多 ASIC 可用于原型設(shè)計(jì)或作為終產(chǎn)品進(jìn)行交付。討論了通過校
關(guān)鍵字： ASIC

IC 設(shè)計(jì)與 IP 大廠角逐 ASIC 業(yè)務(wù)

AI 的快速發(fā)展，將為 ASIC 相關(guān)業(yè)務(wù)帶來相當(dāng)優(yōu)異的成長(zhǎng)表現(xiàn)。
關(guān)鍵字： IC設(shè)計(jì) ASIC

AMD 推出首款 5nm 基于 ASIC 的媒體加速器卡，開啟大規(guī)模交互式流媒體服務(wù)新時(shí)代

2023 年 4 月 6 日，加利福尼亞州圣克拉拉 — AMD （超威，納斯達(dá)克股票代碼：AMD）今日宣布推出 AMD Alveo? MA35D 媒體加速器，該卡具備兩個(gè) 5 納米基于 ASIC 的、支持 AV1 壓縮標(biāo)準(zhǔn)的視頻處理單元（ VPU ），專為推動(dòng)大規(guī)模直播互動(dòng)流媒體服務(wù)新時(shí)代而打造。隨著全球視頻市場(chǎng)超 70% 的份額由直播內(nèi)容主導(dǎo)1，一類新型的低時(shí)延、大容量交互式流媒體應(yīng)用正在涌現(xiàn)，例如連線觀賞、直播購(gòu)物、在線拍賣和社交流媒體。?AMD Alveo MA35D 媒體加速器Alveo
關(guān)鍵字： AMD 5nm ASIC 媒體加速器卡大規(guī)模交互式流媒體服務(wù)